半导体装置的制造方法与流程

1.本发明的各种实施方式总体上涉及电子装置，并且更具体地，涉及半导体装置及制造该半导体装置的方法。


背景技术：

2.半导体装置的集成密度的程度通常可以由单位存储器单元的面积来确定。然而，近来在基板上的单层中形成存储器单元的半导体装置的集成密度的增加已经受到限制。因此，已经提出了在基板上方层叠存储器单元的三维半导体装置。另外，为了提高这种半导体装置的操作可靠性，已经开发了各种结构和制造方法。


技术实现要素：

3.根据一个实施方式，一种制造半导体装置的方法可以包括：形成具有彼此交替地层叠的第一材料层和第二材料层的层叠结构；形成穿过层叠结构的第一狭缝；形成穿过层叠结构的第二狭缝；形成穿过层叠结构的在第一狭缝和第二狭缝之间的接触孔；形成将第一狭缝、第二狭缝和接触孔密封的密封层；形成穿过密封层并部分地暴露出第一狭缝的第一开口；在第一狭缝中所包括的第一暴露区域和第一密封区域中形成第一狭缝绝缘层，第一暴露区域是第一狭缝的通过第一开口暴露出的部分，并且第一密封区域是第一狭缝的由密封层密封的部分；对密封层进行蚀刻以使接触孔敞开；以及在接触孔中形成第一接触插塞。
4.根据一个实施方式，一种制造半导体装置的方法可以包括：形成具有单元区域和接触区域的层叠结构；形成穿过层叠结构的单元区域的沟道结构；形成穿过层叠结构的接触区域的第一狭缝；形成穿过层叠结构的接触区域的接触孔；形成将第一狭缝和接触孔密封的密封层；在密封层上形成部分地暴露出第一狭缝的掩模图案；通过使用掩模图案作为蚀刻阻挡层蚀刻密封层，来形成部分地暴露出第一狭缝的第一开口；在第一狭缝中所包括的暴露区域和密封区域中形成第一狭缝绝缘层，暴露区域是第一狭缝的通过第一开口暴露出的部分，并且密封区域是第一狭缝的由密封层密封的部分；对密封层进行蚀刻以使接触孔敞开；以及在接触孔中形成第一接触插塞。
附图说明
5.图1a至图1c是例示了根据本公开的实施方式的半导体装置的结构的图；
6.图2a至图2c、图3a至图3c、图4a至图4c、图5a至图5c、图6a至图6c、图7a至图7c、图8a至图8c、图9a至图9c、以及图10a至图10c是例示了根据本公开的实施方式的制造半导体装置的方法的图；
7.图11是例示了根据本公开的实施方式的存储器系统的图；
8.图12是例示了根据本公开的实施方式的存储器系统的图；
9.图13是例示了根据本公开的实施方式的存储器系统的图；
10.图14是例示了根据本公开的实施方式的存储器系统的图；以及
11.图15是例示了根据本公开的实施方式的存储器系统的图。
具体实施方式
12.根据本说明书中公开的概念的实施方式的示例的具体结构或功能描述仅是为了描述根据该概念的实施方式的示例而例示的，并且根据该概念的实施方式的示例可以通过各种形式来实施，但是描述不限于本说明书中描述的实施方式的示例。
13.将理解的是，尽管在本文中使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。因此，在不脱离本公开的教导的情况下，在一些实施方式中的第一元件可以在其它实施方式中被称为第二元件。
14.此外，将理解的是，当元件被称为“连接”或“联接”至另一元件时，其可以直接连接或联接至另一元件，或者可以存在中间元件。相反，当元件被称为“直接连接”或“直接联接”至另一元件时，不存在中间元件。
15.各种实施方式涉及具有稳定的结构和改善的特性的半导体装置以及制造该半导体装置的方法。
16.图1a至图1c是例示了根据本公开的实施方式的半导体装置的结构的图。
17.参照图1a至图1c，半导体装置可以包括层叠结构st、第一狭缝绝缘层sli1、第二狭缝绝缘层sli2和第一接触插塞cp1。半导体装置可以进一步包括第三狭缝绝缘层sli3、第四狭缝结构sls4、外围电路pc、第一互连结构ic1、源极结构17、沟道结构ch、第二互连结构ic2、第一层间绝缘层16、第二层间绝缘层26、第三互连结构ic3或其组合。
18.层叠结构st可以包括单元区域cr和接触区域ct。单元区域cr和接触区域ct可以在第一方向i上彼此相邻。根据实施方式，接触区域ct可以位于一对单元区域cr之间。另选地，单元区域cr可以位于一对接触区域ct之间。
19.存储器单元可以层叠在单元区域cr中。根据实施方式，包括至少一个漏极选择晶体管、多个存储器单元和至少一个源极选择晶体管的存储器单元串可以位于单元区域cr中。
20.单元区域cr可以包括彼此交替地层叠的导电层23和绝缘层22。导电层23中的每一个可以是存储器单元或选择晶体管的栅极。导电层23可以包括多晶硅、诸如钨(w)或钼(mo)之类的金属、或其组合。至少一个最下端的导电层23可以是源极选择线，至少一个最上端的导电层23可以是漏极选择线，而其它导电层23可以是字线。绝缘层22可以使导电层23彼此绝缘，并且可以包括诸如氧化物或气隙之类的绝缘材料。
21.接触区域ct可以是指分别向导电层施加偏压的焊盘所在的区域。接触区域ct可以具有阶梯形状并且使每个导电层23暴露。导电层23的暴露部分可以用作焊盘。第二接触插塞cp2可以分别电联接至导电层23。
22.接触区域ct可以包括第一部分p1和第二部分p2。根据实施方式，第一部分p1可以位于在第二方向ii上相邻的第二部分p2之间。第二方向ii可以与第一方向i交叉。第二部分p2可以包括彼此交替地层叠的导电层23和绝缘层22。单元区域cr中的导电层23和接触区域ct中的导电层23可以彼此联接。单元区域cr中的绝缘层22和接触区域ct中的绝缘层22可以
彼此联接。
23.第一部分p1可以包括彼此交替地层叠的牺牲层21和绝缘层22。牺牲层21可以是在制造过程中未被导电层23代替的残留层。牺牲层21可以包括相对于绝缘层22具有高蚀刻选择性的材料。根据实施方式，牺牲层21可以包括氮化物，并且绝缘层22可以包括氧化物。
24.第一狭缝绝缘层sli1可以位于接触区域ct中。第一狭缝绝缘层sli1可以在第三方向iii上穿过层叠结构st的接触区域ct。第三方向iii可以与第一方向i和第二方向ii交叉。根据实施方式，第三方向iii可以从在第一方向i和第二方向ii上限定的平面突出。第一狭缝绝缘层sli1可以在第一方向i上延伸并且可以位于第一部分p1和第二部分p2之间的边界处。
25.第二狭缝绝缘层sli2可以位于接触区域ct中。第二狭缝绝缘层sli2可以在第三方向iii上穿过层叠结构st的接触区域ct。第二狭缝绝缘层sli2可以在第一方向i上延伸并且可以位于第一部分p1和第二部分p2之间的边界处。第一狭缝绝缘层sli1和第二狭缝绝缘层sli2可以在第二方向ii上彼此相邻。
26.第三狭缝绝缘层sli3可以位于接触区域ct中。第三狭缝绝缘层sli3可以在第三方向iii上穿过层叠结构st的接触区域ct。第三狭缝绝缘层sli3可以位于第二部分p2中。在平面图中，第三狭缝绝缘层sli3可以具有诸如圆形、椭圆形或多边形之类的形状，或者可以具有t形状。第三狭缝绝缘层sli3可以位于第二部分p2中，并且第三狭缝绝缘层sli3可以在第一方向i上布置。
27.第四狭缝结构sls4可以位于接触区域ct中。第四狭缝结构sls4可以在第三方向iii上穿过层叠结构st的接触区域ct。第四狭缝结构sls4可以在第一方向i上延伸并且可以位于第二部分p2中。第三狭缝绝缘层sli3可以位于第一狭缝绝缘层sli1与第四狭缝结构sls4之间或第二狭缝绝缘层sli2与第四狭缝结构sls4之间。
28.第四狭缝结构sls4可以包括绝缘材料并且可以被认为是狭缝绝缘层。然而，第四狭缝结构sls4可以包括电联接至源极结构17的接触结构和围绕接触结构的侧壁的绝缘间隔物。接触结构可以包括多晶硅、诸如钨(w)或钼(mo)之类的金属、或其组合。
29.第一狭缝绝缘层sli1、第二狭缝绝缘层sli2或第四狭缝结构sls4中的每一个可以具有在第一方向i上延伸的线形状。第一狭缝绝缘层sli1可以具有在第一方向i上的长度和在第二方向ii上的宽度。第一狭缝绝缘层sli1的宽度可以基于其面积而变化。第一狭缝绝缘层sli1可以在与第三狭缝绝缘层sli3或第一接触插塞cp1相对应的部分处具有相对小的宽度。第一狭缝绝缘层sli1可以在第三狭缝绝缘层sli3之间或在第一接触插塞cp1之间具有相对大的宽度。以与第一狭缝绝缘层sli1相同的方式，第二狭缝绝缘层sli2的宽度可以基于其面积而变化。
30.第一接触插塞cp1可以位于接触区域ct中。第一接触插塞cp1可以在第三方向iii上穿过层叠结构st的接触区域ct。第一接触插塞cp1可以位于第一狭缝绝缘层sli1和第二狭缝绝缘层sli2之间。第一接触插塞cp1可以位于第一部分p1中。第一接触插塞cp1可以位于第一部分p1中并且可以在第一方向i上布置。
31.沟道结构ch可以位于单元区域cr中。沟道结构ch可以在第三方向iii上穿过层叠结构st的单元区域cr。沟道结构ch可以包括沟道层30，并且还可以包括存储器层29或间隙填充绝缘层31。沟道层30可以包括诸如硅或锗之类的半导体材料。存储器层29可以插置在
沟道层30和导电层23之间。存储器层29可以包括隧道绝缘层、数据储存层和阻挡层中的至少一个。数据储存层可以包括电荷捕获材料、浮置栅、氮化物、可变电阻材料、相变材料或铁电材料。沟道结构ch可以在第一方向i和第二方向ii上布置。
32.源极结构17可以位于层叠结构st下方。可以提供源极结构17以施加源极电压，并且源极结构17可以具有单层结构或多层结构。源极结构17可以包括多晶硅、诸如钨(w)或钼(mo)之类的金属、或其组合。沟道结构ch可以联接至源极结构17。沟道结构ch可以突出到源极结构17中，并且可以直接联接至源极结构17。另选地，沟道结构ch和源极结构17可以通过外延生长的半导体层彼此联接。
33.外围电路pc可以位于源极结构17的下方。外围电路pc可以包括驱动存储器串的电路以及x解码器。外围电路pc可以包括晶体管tr、电容器、电阻器等。根据实施方式，晶体管tr可以包括形成在基板10上的栅极12和插置在基板10和栅极12之间的栅极绝缘层11。尽管未示出，但是晶体管tr还可以包括形成于基板10中的结，并且可以在基板10中形成隔离层。外围电路pc可以位于接触区域ct下方、单元区域cr下方、或者接触区域ct和单元区域cr下方。
34.第一互连结构ic1可以电联接至外围电路pc。第一互连结构ic1可以包括第一布线14或第三接触插塞15。第一布线14可以形成在第一层间绝缘层16中。第三接触插塞15可以穿过源极结构17并且可以电联接至第一布线14。绝缘图案18可以插置在第三接触插塞15和源极结构17之间。第一接触插塞cp1可以电联接至第三接触插塞15，并通过第一互连结构ic1电联接至外围电路pc。
35.第二互连结构ic2可以位于层叠结构st上方。第二互连结构ic2可以包括第二布线24或第四接触插塞25。第二布线24或第四接触插塞25可以形成在第二层间绝缘层26中。第四接触插塞25可以电联接至第一接触插塞cp1。
36.第三互连结构ic3可以位于层叠结构st上方。第三互连结构ic3可以包括第三布线27或第五接触插塞28。第三布线27或第五接触插塞28可以形成在第二层间绝缘层26中。第三布线27可以位于与第二布线24不同的高度处，并且可以与第二布线24电绝缘。第二布线24可以是位线。
37.根据上述结构，外围电路pc可以位于层叠结构st下方，从而提高半导体装置的集成密度。接触区域ct可以被第一狭缝绝缘层sli1和第二狭缝绝缘层sli2划分为第一部分p1和第二部分p2。另外，第一接触插塞cp1可以穿过第一部分p1并且可以电联接至外围电路pc。
38.图2a至图2c、图3a至图3c、图4a至图4c、图5a至图5c、图6a至图6c、图7a至图7c、图8a至图8c、图9a至图9c、以及图10a至图10c是例示了根据本公开的实施方式的制造半导体装置的方法的图。图2a至图10a是平面图。图2b至图10b是c-c
′
的截面图。图2c至图10c是d-d
′
截面图。在下面的描述中，为了简洁起见，省略了上面讨论的一些元件的描述。
39.参照图2a至图2c，可以在下结构上形成层叠结构st。下结构可以包括外围电路pc。外围电路pc可以包括基底40，并且基底40可以包括半导体基板。外围电路pc可以包括晶体管tr。晶体管tr可以包括栅极绝缘层41和栅极42。下结构可以包括电联接至外围电路pc的第一互连结构ic1。第一互连结构ic1可以形成在第一层间绝缘层46中并且可以包括布线44。
40.在形成层叠结构st之前，可以在第一层间绝缘层46上形成源极结构47。源极结构47可以包括单层或多层。源极结构47可以包括牺牲层。可以通过源极结构47形成接触插塞45和绝缘图案48。接触插塞45可以是第一互连结构ic1的一部分，并且可以电联接至布线44。
41.层叠结构st可以包括交替地层叠的第一材料层51和第二材料层52。第一材料层51可以包括相对于第二材料层52具有高蚀刻选择性的材料。例如，第一材料层51可以包括诸如氮化物之类的牺牲材料，而第二材料层52可以包括诸如氧化物之类的绝缘材料。例如，第一材料层51可以包括诸如多晶硅、钨或钼之类的导电材料，而第二材料层52可以包括诸如氧化物之类的绝缘材料。
42.图2a至图2c主要例示了层叠结构st的接触区域。然而，层叠结构st还可以包括单元区域。在形成层叠结构st之后，可以通过层叠结构st的单元区域形成沟道结构。当源极结构47包括牺牲层时，可以执行用源极层代替牺牲层的工艺。另外，可以对接触区域进行图案化以使每个第一材料层51暴露。根据实施方式，在接触区域被图案化为阶梯形状之后，可以形成层间绝缘层。
43.然后可以在层叠结构st上形成第一掩模图案53。第一掩模图案53可以是硬掩模图案。第一掩模图案53可以包括氮化物、碳基材料或其组合。
44.参照图3a至图3c，可以穿过层叠结构st形成第一狭缝sl1。还可以穿过层叠结构st形成第二狭缝sl2，可以穿过层叠结构st形成接触孔cth，或者可以穿过层叠结构st形成第三狭缝sl3。可以在形成第一狭缝sl1时形成第二狭缝sl2、接触孔cth或第三狭缝sl3。根据实施方式，可以通过使用第一掩模图案53作为蚀刻阻挡层对层叠结构st进行蚀刻来形成第一狭缝sl1、第二狭缝sl2、接触孔cth和第三狭缝sl3。第一狭缝sl1、第二狭缝sl2或第三狭缝sl3可以足够深以暴露出源极结构47。接触孔cth可以形成为特定深度以便暴露出接触插塞45。第三狭缝sl3、第一狭缝sl1、接触孔cth和第二狭缝sl2可以在第二方向ii上彼此相邻。
45.层叠结构st可以包括被限定在第一狭缝sl1和第二狭缝sl2之间的第一部分p1和位于第一狭缝sl1和第二狭缝sl2之间的区域以外的区域中的第二部分p2。第一部分p1可以位于在第二方向ii上彼此相对的相邻的第二部分p2之间。第二部分p2可以位于第一狭缝sl1和第二狭缝sl2之间的区域的外部。第一部分p1和第二部分p2可以通过第一狭缝sl1和第二狭缝sl2彼此分开。另外，层叠结构st的第一部分p1可以具有高的纵横比。
46.参照图4a至图4c，可以形成密封层54。密封层54可以形成为将第一狭缝sl1、接触孔cth和第二狭缝sl2密封。可以通过使用阶梯覆盖率差的材料来形成密封层54。密封层54可以包括硅化合物。根据实施方式，密封层54可以包括四乙氧基硅烷(teos)、未掺杂硅酸盐玻璃(usg)。
47.第一狭缝sl1、接触孔cth和第二狭缝sl2的入口可以由密封层54密封，并且其内部可以保持为空的。根据实施方式，可以填充第一狭缝sl1、接触孔cth和第二狭缝sl2的上侧的部分，并且第一狭缝sl1、接触孔cth和第二狭缝sl2的其它部分可以保持为空的。因此，可以最小化或防止层叠结构st的第一部分p1或第二部分p2在第二方向ii上的倾斜或弯曲。
48.参照图5a至图5c，可以在密封层54上形成第二掩模图案55。第二掩模图案55可以是硬掩模图案。第二掩模图案55可以包括氮化物、碳基材料或其组合。第二掩模图案55可以
形成为部分地暴露出第一狭缝sl1，并且可以覆盖接触孔cth。
49.第二掩模图案55可以包括部分地暴露出第一狭缝sl1的第一开口m_op1。第一开口m_op1可以暴露出第一狭缝sl1的宽度相对大的部分。
50.第二掩模图案55还可以包括第二开口m_op2，第二开口m_op2部分地暴露出第二狭缝sl2。第二开口m_op2可以暴露第二狭缝sl2的宽度相对大的部分。可以在形成第一开口m_op1时形成第二开口m_op2。
51.第二掩模图案55还可以包括第三开口m_op3，第三开口m_op3部分地暴露出第三狭缝sl3。第三开口m_op3可以分别暴露第三狭缝sl3。然而，一个第三开口m_op3可以暴露出多个第三狭缝sl3。第三开口m_op3和第一开口m_op1可以以交错方式布置，以避免在第二方向ii上的任何交叠。可以在形成第一开口m_op1时形成第三开口m_op3。
52.参照图6a至图6c，可以形成穿过密封层54并且部分地暴露第一狭缝sl1的第一开口s_op1。根据实施方式，可以通过使用第二掩模图案55作为蚀刻阻挡层来蚀刻密封层54，形成具有第一开口s_op1的密封层54a。还可以形成穿过密封层54并且部分地暴露出第二狭缝sl2的第二开口s_op2。还可以形成穿过密封层54并且部分地暴露第三狭缝sl3的第三开口s_op3。
53.第一狭缝sl1可以包括通过第一开口s_op1暴露出的暴露区域sl1_e和由密封层54a密封的密封区域sl1_s。第二狭缝sl2可以包括通过第二开口s_op2暴露出的暴露区域sl2_e和由密封层54a密封的密封区域sl2_s。第三狭缝sl3可以通过第三开口s_op3暴露。
54.密封层54a可以部分地暴露出第一狭缝sl1。密封层54a可以密封第一开口s_op1之间的第一狭缝sl1以连续地覆盖第一部分p1和第二部分p2。因此，可以在层叠结构st的第一部分p1和第二部分p2由密封层54a支撑的同时使第一狭缝sl1重新敞开。结果，可以最小化或防止层叠结构st的第一部分p1或第二部分p2的倾斜或弯曲。
55.参照图7a至图7c，可以形成绝缘层56。绝缘层56可以包括诸如氧化物之类的绝缘材料。根据实施方式，在通过使用沉积工艺形成绝缘材料层之后，可以对绝缘材料层进行平坦化以形成绝缘层56。绝缘层56可以形成在第一狭缝sl1和密封区域sl1_s中以及暴露区域sl1_e中。可以通过第一开口s_op1和暴露区域sl1_e在密封区域sl1_s中形成绝缘层56。尽管密封区域sl1_s没有被直接暴露，但是可以通过暴露区域sl1_e将绝缘材料引入密封区域sl1_s中并进行沉积。因此，也可以在密封区域sl1_s中形成绝缘层56。
56.可以在第二狭缝sl2中形成绝缘层56。可以在暴露区域sl2_e和密封区域sl2_s中形成绝缘层56。可以通过第二开口s_op2和暴露区域sl2_e在密封区域sl2_s中形成绝缘层56。可以在第三狭缝sl3中形成绝缘层56。通过第三开口s_op3，可以在第三狭缝sl3中形成绝缘层56。
57.参照图8a至图8c，可以使接触孔cth敞开。可以通过对绝缘层56和密封层54a进行蚀刻来使接触孔cth重新敞开。可以在没有掩模图案的情况下蚀刻绝缘层56和密封层54a。根据实施方式，可以通过使用回蚀工艺来蚀刻绝缘层56和密封层54a。结果，可以在第一狭缝sl1中形成第一狭缝绝缘层56a。可以在第二狭缝sl2中形成第二狭缝绝缘层56b。可以在第三狭缝sl3中形成第三狭缝绝缘层56c。可以在形成第一狭缝绝缘层56a时形成第二狭缝绝缘层56b。可以在形成第一狭缝绝缘层56a时形成第三狭缝绝缘层56c。
58.当在参照图3a至图3c描述的制造过程期间未形成接触孔cth时，可以通过在当前
阶段蚀刻层叠结构st来形成接触孔cth。
59.参照图9a至图9c，可以在接触孔cth中形成第一接触插塞57。在沉积导电材料以填充接触孔cth之后，可以对导电材料进行平坦化，直到暴露出层叠结构st的顶表面，从而可以形成第一接触插塞57。第一接触插塞57可以包括多晶硅、诸如钨(w)或钼(mo)之类的金属或其组合。
60.参照图10a至图10c，可以形成位于第二部分p2中的第四狭缝sl4。第四狭缝sl4可以具有特定深度以便暴露出第一材料层51。第三狭缝绝缘层56c可以位于第四狭缝sl4和第一狭缝绝缘层56a之间。第三狭缝绝缘层56c可以位于第四狭缝sl4和第二狭缝绝缘层56b之间。
61.随后，可以通过经由第四狭缝sl4选择性地蚀刻第一材料层51来形成开口op。第一部分p1和第二部分p2可以通过第一狭缝绝缘层56a和第二狭缝绝缘层56b彼此分开。因此，可以选择性地蚀刻第二部分p2中的第一材料层51。另一方面，第一部分p1中的第一材料层51可以保留而未被蚀刻。保留在第二部分p2中的第二材料层52可以由第一狭缝绝缘层56a、第二狭缝绝缘层56b或第三狭缝绝缘层56c支撑。
62.可以在开口op中形成导电层58。根据实施方式，在将导电材料层沉积在开口op和第四狭缝sl4中之后，可以对导电材料层进行蚀刻以形成彼此分开的导电层58。结果，第一材料层51可以被导电层58代替。
63.尽管未示出，但是可以形成联接至导电层58的第二接触插塞。可以形成联接至沟道结构的第三互连结构。可以形成电联接至第一接触插塞57的第二互连结构。
64.根据上述制造方法，可以通过使用第一狭缝绝缘层56a和第二狭缝绝缘层56b，将层叠结构st的接触区域划分为第一部分p1和第二部分p2。另外，通过使用密封层54a支撑层叠结构st的第一部分p1和第二部分p2，可以在制造过程期间最小化或防止层叠结构st的倾斜或弯曲。
65.图11是例示了根据本公开的实施方式的存储器系统1000的图。
66.参照图11，存储器系统1000可以包括被配置为存储数据的存储器装置1200和执行存储器装置1200与主机2000之间的通信的控制器1100。
67.主机2000可以是被配置为将数据存储在存储器系统1000中或从存储器系统1000取回数据的装置或系统。主机2000可以生成用于各种操作的请求，并将所生成的请求输出到存储器系统1000。请求可以包括用于编程操作的编程请求、用于读取操作的读取请求以及用于擦除操作的擦除请求。主机2000可以通过使用以下接口协议中的至少一种接口协议与存储器系统1000通信：快速外围组件互连(pcie)、高级技术附件(ata)、串行ata(sata)、并行ata(pata)、串行附接scsi(sas)、快速非易失性存储器(nvme)、通用串行总线(usb)、多媒体卡(mmc)、增强型小磁盘接口(esdi)和集成驱动电子器件(ide)。
68.主机2000可以包括计算机、便携式数字装置、平板电脑、数码相机、数字音频播放器、电视机、无线通信装置或蜂窝电话中的至少一个。然而，所公开技术的实施方式不限于此。
69.控制器1100可以控制存储器系统1000的整体操作。控制器1100可以响应于主机2000的请求而控制存储器装置1200。控制器1100可以在主机2000的请求下控制存储器装置1200执行编程操作、读取操作和擦除操作。另选地，控制器1100可以在没有来自主机2000的
请求的情况下，执行后台操作以提高存储器系统1000的性能。
70.为了控制存储器装置1200的操作，控制器1100可以向存储器装置1200传送控制信号和数据信号。控制信号和数据信号可以通过不同的输入/输出线被传送到存储器装置1200。数据信号可以包括命令、地址或数据。控制信号可以用于区分输入数据信号的时段。
71.存储器装置1200可以响应于控制器1100的控制而执行编程操作、读取操作和擦除操作。存储器装置1200可以是在电源被切断时丢失数据的易失性存储器、或者在没有电力供应的情况下保留数据的非易失性存储器。根据实施方式，存储器装置1200可以是上述半导体装置或闪存装置。
72.在来自主机2000的编程操作、读取操作或擦除操作的请求下，控制器1100可以命令具有以上参照图1a至图1c所描述的结构或通过参照图2a至图10c所描述的方法而制造的存储器装置1200以执行编程操作、读取操作或擦除操作。以这种方式，可以改善单元性能特性和保持特性。
73.图12是例示了根据本公开的实施方式的存储器系统30000的图。
74.参照图12，存储器系统30000可以实现在蜂窝电话、智能电话、平板电脑、个人计算机(pc)、个人数字助理(pda)或无线通信装置中。存储器系统30000可以包括存储器装置2200和控制存储器装置2200的操作的控制器2100。
75.控制器2100可以响应于处理器3100的控制而控制存储器装置2200的数据访问操作，例如，存储器装置2200的编程操作、擦除操作或读取操作。
76.响应于控制器2100的控制，可以通过显示器3200输出被编程到存储器装置2200中的数据。
77.无线电收发器3300可以通过天线ant交换无线电信号。例如，无线电收发器3300可以将通过天线ant接收到的无线电信号改变为能够由处理器3100处理的信号。因此，处理器3100可以处理从无线电收发器3300输出的信号并将经处理的信号传送到控制器2100或显示器3200。控制器2100可以将由处理器3100处理的信号传送到存储器装置2200中。此外，无线电收发器3300可以将从处理器3100输出的信号改变为无线电信号并通过天线ant将无线电信号输出到外部装置。可以由输入装置3400输入用于控制主机的操作的控制信号或要由处理器3100处理的数据，并且输入装置3400可以包括诸如触摸板和计算机鼠标之类的定点装置、小键盘或键盘。处理器3100可以控制显示器3200的操作，使得可以通过显示器3200输出从控制器2100输出的数据、从无线电收发器3300输出的数据或者从输入装置3400输出的数据。
78.根据实施方式，能够控制存储器装置2200的操作的控制器2100可以被实现为处理器3100的一部分、或者被实现为与处理器3100分离的芯片。
79.图13是例示了根据本公开的实施方式的存储器系统40000的图。
80.参照图13，存储器系统40000可以实现在个人计算机(pc)、平板pc、上网本、电子阅读器、个人数字助理(pda)、便携式多媒体播放器(pmp)、mp3播放器或mp4播放器中。
81.存储器系统40000可以包括存储器装置2200和控制存储器装置2200的数据处理操作的控制器2100。
82.处理器4100可以根据通过输入装置4200输入的数据，通过显示器4300输出存储器装置2200中所存储的数据。输入装置4200的示例可以包括诸如触摸板或计算机鼠标之类的
定点装置、小键盘、或键盘。
83.处理器4100可以控制存储器系统40000的整体操作并且控制控制器2100的操作。根据实施方式，能够控制存储器装置2200的操作的控制器2100可以被实现为处理器4100的一部分，或者被实现为与处理器4100分离的芯片。
84.图14是例示了根据本公开的实施方式的存储器系统50000的图。
85.参照图14，存储器系统50000可以实现在图像处理器中，例如，数码相机、附有数码相机的蜂窝电话、附有数码相机的智能电话或附有数码相机的平板pc。
86.存储器系统50000可以包括存储器装置2200和控制器2100，控制器2100控制存储器装置2200的数据处理操作，例如，编程操作、擦除操作或读取操作。
87.存储器系统50000的图像传感器5200可以将光学图像转换成数字信号。经转换的数字信号可以被传送到处理器5100或控制器2100。响应于处理器5100的控制，经转换的数字信号可以通过显示器5300输出，或者可以通过控制器2100存储在存储器装置2200中。因此，存储在存储器装置2200中的数据可以响应于处理器5100或控制器2100的控制而通过显示器5300输出。
88.根据实施方式，能够控制存储器装置2200的操作的控制器2100可以形成为处理器5100的一部分，或者形成为与处理器5100分离的芯片。
89.图15是例示了根据本公开的实施方式的存储器系统70000的图。
90.参照图15，存储器系统70000可以包括存储卡或智能卡。存储器系统70000可以包括存储器装置2200、控制器2100和卡接口7100。
91.控制器2100可以控制存储器装置2200与卡接口7100之间的数据交换。根据实施方式，卡接口7100可以是但不限于安全数字(sd)卡接口或多媒体卡(mmc)接口。
92.卡接口7100可以根据主机60000的协议来接口主机60000和控制器2100之间的数据交换。根据实施方式，卡接口7100可以支持通用串行总线(usb)协议和芯片间(ic)-usb协议。卡接口7100可以是指能够支持主机60000所使用的协议的硬件、安装在硬件中的软件、或信号传输方法。
93.当存储器系统70000连接至诸如pc、平板pc、数码相机、数字音频播放器、蜂窝电话、控制台视频游戏硬件、或数字机顶盒之类的主机60000的主机接口6200时，主机接口6200可以响应于微处理器6100的控制而通过卡接口7100和控制器2100执行与存储器装置2200的数据通信。
94.根据本发明的实施方式，通过三维地层叠存储器单元，可以提高半导体装置的集成密度。另外，可以提供具有稳定的结构和改善的可靠性的半导体装置。
95.相关申请的交叉引用
96.本技术要求于2020年7月27日在韩国知识产权局提交的韩国专利申请no.10-2020-0093262的优先权，其全部公开内容通过引用合并于此。