具有互补掺杂区的半导体器件及其制造方法与流程

1.本公开的示例涉及一种制造具有互补掺杂条形区的半导体器件的方法，具体地，涉及一种包括电荷补偿结构并由其中掺杂剂具有低扩散系数的半导体材料提供的半导体器件。其他示例涉及具有互补掺杂条形区的半导体器件，具体地，涉及包括电荷补偿结构的半导体器件。


背景技术：

2.半导体器件可以包括半导体结构，该半导体结构包括一系列交替掺杂区，其中，相反导电类型的掺杂区中的掺杂剂的数量的比率可以匹配预定的边界条件。例如，诸如mosfet（金属氧化物半导体场效应晶体管）之类的功率半导体开关可以包括电荷补偿结构，其便于将高击穿电压能力和低导通状态电阻相结合。电荷补偿结构包括p型柱和n型柱的图案，其在阻断状态下完全耗尽。重要的器件参数和器件可靠性强烈地依赖于p型柱中的掺杂剂的量和n型柱中的掺杂剂的量之间的比率与预定条件匹配的精确程度。需要改进制造具有交替布置的n掺杂区和p掺杂区的半导体器件的方法。


技术实现要素：

3.本公开的实施例涉及一种制造半导体器件的方法。在半导体本体的第一表面上形成第一硬掩模，其中，第一硬掩模中的第一开口暴露第一表面部分，并且第二开口暴露第二表面部分。向半导体本体中，通过第一开口选择性地注入第一导电类型的掺杂剂，并且通过第二开口选择性地注入第二导电类型的掺杂剂。第一掺杂剂和第二掺杂剂具有互补的导电类型。第二硬掩模被形成为使得覆盖第一表面部分和第二表面部分，其中，第二硬掩模中的第三开口暴露第三表面部分，并且第四开口暴露第四表面部分。向半导体本体中，通过第三开口选择性地注入第一导电类型的掺杂剂，通过第四开口选择性地注入第二导电类型的掺杂剂。
4.本发明的另一实施例涉及一种半导体器件。该半导体器件包括第一导电类型的条形第一掺杂区和互补的第二导电类型的条形第二掺杂区。第一掺杂区和第二掺杂区的纵轴平行于水平第一方向延伸。第一掺杂区和第二掺杂区沿着与第一方向正交的水平第二方向交替。第一掺杂区和第二掺杂区的两个最外侧掺杂区之间的第一掺杂区和第二掺杂区具有第一宽度延伸。第一掺杂区和第二掺杂区的两个最外侧掺杂区具有第二宽度延伸。第二宽度延伸在第一宽度延伸的25%至75%的范围内。
5.本公开的另一实施例涉及碳化硅器件。碳化硅器件包括第一导电类型的条形第一掺杂区和互补的第二导电类型的条形第二掺杂区。第一掺杂区和第二掺杂区形成在碳化硅本体中。第一掺杂区和第二掺杂区的水平纵轴平行于水平第一方向延伸。第一掺杂区和第二掺杂区沿着与第一方向正交的水平第二方向交替。第一掺杂区和第二掺杂区具有沿着第二方向的第一宽度延伸。沿着平行于第二方向的线穿过第一掺杂区中的一个和/或沿着平行于第二方向的线穿过第二掺杂区中的一个，满足以下条件：掺杂剂浓度在第一宽度延伸
的至少75%上偏离沿着该线的平均掺杂剂浓度不超过15%。掺杂剂浓度最大值偏离平均掺杂剂浓度不超过20%。掺杂剂浓度最大值的位置偏离掺杂区的横向中心不大于第一宽度延伸的10%。
6.本领域技术人员在阅读以下详细描述并查看附图后将认识到附加特征和优点。
附图说明
7.附图被包括以提供对实施例的进一步理解，并且被并入本说明书中且构成本说明书的一部分。附图示出了半导体器件和制造半导体器件的方法的实施例，并且与描述一起用于解释实施例的原理。在以下详细描述和权利要求中描述了进一步的实施例。
8.图1a-1f示出用于说明根据一个实施例的制造具有相反掺杂区的半导体器件的方法的半导体本体的部分的示意性竖直截面图；图2a-2b示出用于说明在图1a-1f中说明的方法中使用的第一硬掩模和第二硬掩模的半导体本体的部分的示意性平面图；图3a-3c示出用于讨论有助于理解实施例的背景的半导体本体部分的示意性竖直截面图；图4a-4c示出用于讨论实施例的效果的半导体本体部分的示意性竖直截面图；图5示出用于讨论实施例的效果的电荷补偿结构的工艺窗口的示意图；图6a-6c示出用于说明根据一个实施例的涉及自对准于第一硬掩模形成的第二硬掩模的制造半导体器件的方法的半导体本体的部分的示意性竖直截面图；图7a-7b示出用于说明根据一个实施例的涉及沿着第二硬掩模中的开口的侧壁形成掩模间隔物的制造半导体器件的方法的半导体本体的部分的示意性竖直截面图；图8示出用于说明根据一个实施例的涉及在去除第二硬掩模之后生长外延层的制造半导体器件的方法的半导体本体的部分的示意性竖直截面图；图9a-9b示出用于说明根据一个实施例的涉及中心区和外围区之间的过渡区的制造半导体器件的方法的半导体本体的部分的示意性竖直截面图；图10a-10c示出用于说明根据另一实施例的制造半导体器件的方法的半导体本体的部分的示意性平面图和两个平行的竖直截面图；图11示出根据另一实施例的具有条形掺杂区的半导体器件的示意性竖直截面图；图12示出根据一个实施例的具有条形掺杂区的半导体器件的示意性平面图，其中，最外侧掺杂区由一个单个注入区带形成；图13a-13c示出根据另外实施例的具有条形掺杂区的半导体器件的部分的示意性平面图；图14示出根据一个实施例的半导体器件的条形掺杂区中的水平掺杂剂分布的示意图。
具体实施方式
9.在以下详细描述中，参考附图，附图形成了详细描述的部分，并且在附图中通过说明的方式示出了可以实施半导体器件和制造半导体器件的方法的具体实施例。应当理解，在不脱离本公开范围的情况下，可以利用其他实施例，并且可以进行结构或逻辑上的改变。
例如，针对一个实施例示出或描述的特征可以用于其他实施例或与其他实施例结合使用，以又产生另一实施例。本公开意在包括这样的修改和变化。使用特定语言来描述这些示例，这些语言不应被解释为限制所附权利要求的范围。附图没有按比例绘制，并且仅用于说明的目的。如果没有另外说明，则在不同附图中对应的元素由相同的附图标记来表示。
10.术语“具有”、“含有”、“包含”、“包括”等是开放的，并且术语指示所述结构、元素或特征的存在，但不排除另外的元素或特征的存在。冠词“一”、“一个”和“该”旨在包括复数以及单数，除非上下文另有明确指示。
11.术语“电连接”描述电连接元件之间的永久性低电阻连接，例如相关元件之间的直接接触或经由金属和/或重掺杂半导体材料的低电阻连接。术语“电耦合”包括适于信号和/或功率传输的一个或多个中间元件可以连接在电耦合元件之间，例如，可控制以在第一状态中临时提供低电阻连接和在第二状态中临时提供高电阻电去耦的元件。
12.附图通过在掺杂类型“n”或“p”旁边指示
“‑”
或“ ”来说明相对掺杂浓度。例如，“n
‑”
意指比“n”掺杂区的掺杂浓度低的掺杂浓度，而“n ”掺杂区具有比“n”掺杂区高的掺杂浓度。相同相对掺杂浓度的掺杂区不必具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区可以具有相同或不同的绝对掺杂浓度。
13.针对物理尺寸给出的范围包括边界值。例如，参数y从a到b的范围应当为a≤y≤b。同样适用于如“至多”和“至少”那样具有一个边界值的范围。
14.共形层具有到基底的沿着界面基本上相同的厚度，所述共形层形成在所述基底上。共形层可以沿着基底的边缘、台阶或其他元素表现出边缘厚度变化，但是如果厚度变化的幅度与共形层的平均厚度相比很低，则也仍然被认为是共形层。共形层可以通过薄膜沉积方法形成，例如cvd（化学气相沉积）、电镀或ald（原子层沉积）。
15.术语“上”不应被解释为仅意味着“直接在其上”。相反，如果一个元件位于另一个元件“上”（例如，一层在另一层“上”或在衬底“上”），则另一组件（例如，另一层）可以位于两个元件之间（例如，如果一层在衬底“上”，则另一层可以位于该层和所述衬底之间）。
16.关于在半导体本体中形成的结构和掺杂区，如果第二区和在半导体本体的正面处的第一表面之间的最小距离大于第一区和第一表面之间的最大距离，则第二区在第一区“下方”。在到第一表面中的第一区和第二区的竖直投影或第一区和结的竖直投影重叠的情况下，第二区或结在第一区“正下方”。竖直投影是与第一表面正交的投影。“水平面”是平行于平坦第一表面或平行于第一表面的共面表面部分的平面。
17.根据一个实施例，一种制造半导体器件的方法可以包括在半导体本体的第一表面上形成第一硬掩模，其中，第一硬掩模中的第一开口暴露第一表面部分，并且第二开口暴露第二表面部分。
18.半导体本体可以具有两个基本上平行的主表面，其可以具有近似相同的形状和尺寸。半导体本体可以是半导体衬底（例如半导体晶片）的整体部分。半导体衬底可以包括多个相同或几乎相同的半导体本体，其并排形成为行和列并且通过笔直切道彼此分离。
19.半导体本体可以具有沿着两个水平方向的表面延伸。水平方向平行于x轴和y轴，其中，x轴和y轴彼此正交。半导体本体可以具有沿着与水平方向垂直的竖直方向的厚度。竖直方向平行于z轴，z轴与x轴和y轴正交。在下文中，水平方向也被称为横向方向。正面处的主表面被称为第一表面。在半导体本体的相对侧上的主表面被称为第二表面。
20.半导体本体包括由单晶半导体形成的半导体部分。举例来说，半导体可以是iv族元素半导体（例如硅（si）或锗（ge））、iv族化合物半导体（例如碳化硅（sic）或硅锗（sige））、或iii-v族半导体（例如氮化镓（gan）或砷化镓（gaas））。例如，半导体可以是具有六边形多型体的sic，如2h-sic、4h-sic或6h-sic。除了例如硅（si）和碳（c）的主要成分之外，半导体还可以包括掺杂剂原子，例如氮（n）、磷（p）、铍（be）、硼（b）、铝（al）和/或镓（ga）。半导体也可包括其他杂质，例如氢（h）、氟（f）和/或氧（o）。
21.除了半导体部分之外，半导体本体可以包括来自其他材料的功能结构，如多晶硅、电介质、元素金属、金属化合物和/或金属合金。功能结构可以形成在从第一或第二表面延伸到半导体部分中的沟槽中，或者可以形成在第一表面上和/或第二表面上。
22.第一导电类型的掺杂剂可以选择性地通过第一开口注入到半导体本体中。第二导电类型的掺杂剂可以选择性地通过第二开口注入到半导体本体中。第一和第二掺杂剂具有互补的导电类型。此外，可以通过第一硬掩模的第一和第二开口注入其他掺杂剂。
23.可形成第二硬掩模。第二硬掩模可以覆盖第一和第二表面部分。第二硬掩模中的第三开口可以暴露第一表面的第三表面部分。第二硬掩模中的第四开口可以暴露第一表面的第四表面部分。
24.第二硬掩模可以覆盖第一和第二表面部分的总表面积的至少90%。例如，第二硬掩模可以完全覆盖第一和第二表面部分。第二硬掩模可以专门覆盖第一和第二表面部分。或者，第一和第二表面部分上的第二硬掩模的部分可以横向延伸跨越与第一和/或第二表面部分直接邻接的第一表面的部分。
25.第一导电类型的掺杂剂可以选择性地通过第三开口注入到半导体本体中。第二导电类型的掺杂剂可以选择性地通过第四开口注入到半导体本体中。此外，可以通过第二硬掩模的第三和第四开口两者注入其他掺杂剂。
26.举例来说，第一开口的宽度和第二开口的宽度可以相等或几乎相等，其中，第一开口的宽度与第二开口的宽度之间的差不大于第一开口的宽度与第二开口的宽度之和的20%。第三开口的宽度和第四开口的宽度可以相等或几乎相等，其中，第三开口的宽度与第四开口的宽度之间的差不大于第三开口的宽度与第四开口的宽度之和的20%。第三开口和第四开口的平均宽度可以偏离第一开口和第二开口的平均宽度最多50%。
27.通过第一硬掩模中的第一开口注入的第一导电类型的掺杂剂和通过第二硬掩模中的第三开口注入的第一导电类型的掺杂剂可以形成组合的第一注入区带。注入的掺杂剂的激活将组合的第一注入区带转换成第一掺杂区。通过第一硬掩模中的第二开口注入的第二导电类型的掺杂剂和通过第二硬掩模中的第四开口注入的第二导电类型的掺杂剂可以形成组合的第二注入区带。注入的掺杂剂的激活将组合的第二注入区带转换成第二掺杂区。
28.第一硬掩模中的第一开口的宽度与第三硬掩模中的第三开口的宽度之和给出了用于形成第一掺杂区的有效掩模宽度。
29.第三开口的宽度是第一开口的宽度的函数，其中，第三开口的宽度可以以与第一开口的宽度增大的比例相同的比例减小，并且其中，第三开口的宽度可以以与第一开口的宽度减小的比例相同的比例增大。
30.用于形成第一掺杂区的有效掩模宽度在很大程度上与第一掩模开口的宽度的波
动无关。由于通过掩模开口注入的掺杂剂的量取决于掩模开口的横截面积，并且由于第三掩模开口的宽度的固有修改补偿了第一掩模开口的宽度的波动，所以由通过第一和第三开口的注入而限定的第一掺杂区中的掺杂剂的量很大程度上与影响第一和第二掩模开口的宽度的工艺波动无关。对于第二掺杂区也是如此。
31.根据一个实施例，半导体本体可以包括碳化硅层。例如，半导体本体可以是碳化硅本体，其可以包括本征或轻掺杂的外延碳化硅层。第一和第二掺杂剂可被注入到碳化硅本体内，例如注入到本征或轻掺杂的外延碳化硅层内。在碳化硅中，掺杂剂离子的扩散系数很低。仅发生注入掺杂剂的很少的横向相互扩散。因此，可以以高精度限定组合注入区带的横向延伸。
32.根据一个实施例，第一开口、第二开口、或者第一和第二开口可以是具有沿着平行于x轴的横向第一方向的纵向延伸的条形。
33.第一硬掩模可以包括具有沿着x轴的纵向延伸的掩模条，其中，每个掩模条可以横向地分离第一开口和第二开口。第二硬掩模可以包括具有沿着x轴的纵向延伸的掩模条，其中，每个掩模条可以横向地分离第三开口和第四开口。
34.根据一个实施例，第一表面部分和第二表面部分可以沿着与第一方向正交的水平第二方向严格地交替。第二方向平行于y轴。注入第一和第二掺杂剂产生了条形n掺杂和p掺杂的掺杂区。条形n掺杂和p掺杂的掺杂区可以是电荷补偿结构的n掺杂和p掺杂的柱部分，其中，n掺杂柱部分中的掺杂剂的量和p掺杂柱部分中的掺杂剂的量可以以高精度进行调整。
35.根据一个实施例，通过第一开口、第二开口、第三开口和第四开口中的最外侧开口注入的掺杂剂的导电类型与通过第一开口、第二开口、第三开口和第四开口中的次外侧（second outermost）开口注入的掺杂剂的导电类型互补。
36.例如，对于条形第一、第二、第三和第四开口，最外侧条的宽度可以是其他条的宽度的大约一半。结果，在具有平行条形掺杂区的场中，最外侧掺杂区可以是其他条形掺杂区的大约一半宽。在包括平行的条形掺杂剂区的电荷补偿结构中，预定程度的电荷补偿甚至在电荷补偿结构的边缘处也可以以低的附加努力以高精度实现。
37.根据一个实施例，第一硬掩模可以包括中心掩模部分和外围掩模部分。中心掩模部分和外围掩模部分可沿第一方向（x轴）形成。换句话说，外围掩模部分形成在中心掩模部分的掩模开口和掩模条的水平纵向投影中。外围掩模部分可包括位于中心掩模部分的相对侧处的两个子部分。
38.外围掩模部分中的第一和第二开口可沿第二方向相对于中心掩模部分中的第一和第二开口横向偏移。
39.中心掩模部分中的第一掩模开口和外围掩模部分中的第一掩模开口可具有相同的宽度。中心掩模部分中的第二掩模开口和外围掩模部分中的第二掩模开口可具有相同的宽度。
40.作为补充或替选，中心掩模部分中的第一掩模开口和外围掩模部分中的掩模条可以具有相同的宽度，并且中心掩模部分中的第二掩模开口和外围掩模部分中的掩模条可以具有相同的宽度。例如，沿着x轴，外围掩模部分中的第一和第二开口可以在中心掩模部分的掩模条处结束。中心掩模部分中的第一和第二开口可在外围掩模部分的掩模条处结束。
41.外围掩模部分和中心掩模部分可并排形成。例如，外围掩模部分和中心掩模部分可彼此并置形成，使得外围掩模部分的掩模条的前端和中心掩模部分的掩模条的前端在同一竖直平面中结束。根据另一示例，外围掩模部分和中心掩模部分可稍微重叠，使得外围掩模部分的掩模条在中心掩模部分的掩模条之间结束。根据另一示例，外围掩模部分和中心掩模部分可彼此稍微间隔开，使得外围掩模部分的掩模条和中心掩模部分的掩模条不接触并且沿x轴不重叠。
42.根据一个实施例，可以在将第一导电类型的掺杂剂注入到第一表面部分中之前，形成覆盖和/或填充第二开口并暴露第一硬掩模中的第一开口的第一辅助掩模。可以在将第二导电类型的掺杂剂注入到第二表面部分中之前，形成覆盖和/或填充第一开口并暴露第一硬掩模中的第二开口的第二辅助掩模。可以在形成第二辅助掩模之前去除第一辅助掩模。第一和第二辅助掩模可以由可以相对于第一硬掩模以高选择性被去除的材料来形成。
43.可以在将第一导电类型的掺杂剂注入到第三表面部分中之前，形成覆盖和/或填充第四开口并暴露第二硬掩模中的第三开口的第三辅助掩模。可以在将第二导电类型的掺杂剂注入到第四表面部分中之前，形成覆盖和/或填充第三开口并暴露第二硬掩模中的第四开口的第四辅助掩模。可在形成第四辅助掩模之前去除第三辅助掩模。第三和第四辅助掩模可以由可以相对于第二硬掩模以高选择性被去除的材料来形成。
44.例如，辅助掩模可以由（一个或多个）负性或正性光致抗蚀剂材料来形成。
45.根据一个实施例，第二硬掩模可以形成在第一硬掩模的第一和第二开口中。
46.第二硬掩模中的第三开口和第四开口的宽度可以直接依赖于第一硬掩模的掩模条的宽度。第一和第二开口的宽度的波动可以几乎完全地被补偿。
47.例如，第一硬掩模可以包括第一掩模材料或由第一掩模材料构成，并且第二硬掩模可以包括第二掩模材料或由第二掩模材料构成，其中，第一硬掩模材料和第二硬掩模材料在组成和/或内部配置上不同，使得可以相对于第二掩模材料以高选择性去除第一掩模材料。第二硬掩模可以通过镶嵌工艺（damascene process）来形成，其中，第一硬掩模的去除不影响或仅以高度可再现的程度影响第二硬掩模材料。或者，可以在去除第一硬掩模之后形成第二硬掩模。
48.根据一个实施例，可以在通过第一和第二开口注入掺杂剂之前，减小第一硬掩模中的第一和第二开口的横向宽度。作为替选或补充，可以在通过第三和第四开口注入掺杂剂之前减小第二硬掩模中的第三和第四开口的横向宽度。
49.例如，可以沿着第一和第二开口的竖直侧壁形成侧壁间隔物。侧壁间隔物可以通过沉积高度共形层来形成，该高度共形层的厚度小于第一和第二开口的较小宽度的一半。在通过第一硬掩模中的第一和/或第二开口注入掺杂剂之后，可以去除侧壁间隔物。作为替选或补充，可以沿着第二硬掩模中的第三和第四开口的竖直侧壁形成侧壁间隔物。
50.侧壁间隔物可促进补偿第二硬掩模的掩模条的横向凹陷和/或可用于增大注入的横向距离并减小相反掺杂区之间的相互扩散。
51.根据一个实施例，可以激活注入的掺杂剂。通过激活，第一导电类型的注入的掺杂剂可以在第一和第三表面部分之下的半导体本体中形成第一掺杂区，并且第二导电类型的注入的掺杂剂可以在第二和第四表面部分之下的半导体本体中形成第二掺杂区。
52.条形n掺杂和p掺杂的掺杂区可以是电荷补偿结构的n掺杂和p掺杂的柱部分，其
中，n掺杂柱部分中的掺杂剂的量和p掺杂柱部分中的掺杂剂的量可以以高精度进行调整。
53.沿着穿过第一掺杂区之一和穿过直接邻接的第二掺杂区的水平线，积分供体密度可以从沿着同一线的积分供体密度和积分受体密度之和的一半偏离至多20%，或者至多10%。例如，至少沿着穿过第一掺杂区之一和与第一表面相距预定距离的直接邻接的第二掺杂区之一的一个水平线，积分受体密度可以从沿着同一线的积分供体密度和积分受体密度之和的一半偏离至多1%。
54.根据一个实施例，在注入掺杂剂之后，可以在半导体本体的第一表面上形成外延层。外延层可以形成半导体本体的部分，其中，在形成外延层之后，外延层的暴露顶表面形成半导体本体的第一表面。功能元件的掺杂区可以形成在外延层中。举例来说，功能元件可以包括肖特基二极管或晶体管单元。
55.根据一个实施例，可以重复形成第一硬掩模、通过第一硬掩模中的第一开口注入第一掺杂剂、通过第一硬掩模中的第二开口注入第二掺杂剂、形成第二硬掩模、通过第二硬掩模中的第三开口注入第一掺杂剂和通过第二硬掩模中的第四开口注入第二掺杂剂的工艺，其中，可以在外延层中形成其他掺杂区。
56.形成外延层和使用互补硬掩模在外延层中形成掺杂结构的工艺可以重复若干次。该方法可以促进形成即使在掺杂剂原子具有低扩散系数的材料中也具有大于最大注入深度的竖直延伸的掺杂结构。
57.另一个实施例涉及一种半导体器件，例如功率半导体器件，诸如igbt、mosfet、肖特基二极管或mgd（mos栅控二极管），例如sic肖特基二极管的sic-mosfet。半导体器件可以包括第一导电类型的条形第一掺杂区和互补的第二导电类型的条形第二掺杂区。第一掺杂区和第二掺杂区的纵轴可以平行于水平第一方向，即平行于x轴。第一掺杂区和第二掺杂区沿着与第一方向正交的水平第二方向即沿着y轴交替。在第一掺杂区和第二掺杂区的两个最外侧掺杂区之间的第一掺杂区和第二掺杂区具有第一宽度延伸。第一掺杂区和第二掺杂区的最外侧掺杂区具有第二宽度延伸。第二宽度延伸可以在第一宽度延伸的25%至75%的范围内，例如在45%至55%的范围内。
58.第一宽度延伸和第二宽度延伸之间的比率可以取决于第一掺杂区和第二掺杂区中的掺杂剂密度。例如，沿着平行于第二方向的穿过第一掺杂区和第二掺杂区的最外侧掺杂区之一以及邻接的第一或第二掺杂区的直接邻接一半的线，积分供体密度可以从积分供体密度和积分受体密度之和的一半偏离至多20%，例如至多10%。
59.根据一个实施例，沿着平行于第二方向的穿过第一掺杂区之一和穿过直接邻接的第二掺杂区的线，积分供体密度可以从积分供体密度和积分受体密度之和的一半偏离至多20%。
60.另一实施例涉及碳化硅器件，例如sic功率半导体器件，诸如sic igbt、sic mosfet、sic肖特基二极管或sic mgd。碳化硅器件可以包括第一导电类型的条形第一掺杂区和互补的第二导电类型的条形第二掺杂区，其中，第一掺杂区和第二掺杂区可以形成在碳化硅本体中。第一掺杂区和第二掺杂区的水平纵轴平行于水平第一方向（x轴）延伸。第一掺杂区和第二掺杂区沿与第一方向正交的水平第二方向（y轴）交替。第一掺杂区与第二掺杂区具有沿着第二方向的第一宽度延伸。沿着平行于第二方向的穿过第一掺杂区之一的线和/或沿着平行于第二方向的穿过第二掺杂区之一的线：a）在第一宽度延伸的至少75%上，
掺杂剂浓度偏离相应掺杂区中的平均掺杂剂浓度不超过15%，b）最大掺杂剂浓度偏离掺杂区中的平均掺杂剂浓度不超过20%，以及c）掺杂剂浓度最大值的位置偏离掺杂区的横向中心不超过第一宽度延伸的10%。
61.图1a至图1f示出一种具有条状掺杂区的半导体器件的制造方法。所说明的制造工艺可应用于晶片级。在晶片级，半导体衬底（例如半导体晶片）包括以行和列布置的多个芯片区域。划切道（切口线）将相邻的芯片区域彼此分离。每个芯片区域代表半导体本体100，沿着划切道的划切工艺随后使其与其他半导体本体分离。
62.半导体本体100具有正面处的第一表面101和与正面相对的第二表面。第一表面101是半导体衬底的正面表面的部分。第二表面是半导体衬底的背面表面的部分。第一表面101和第二表面可以彼此平行地延伸，其中，第一表面101可以是平面的或有波纹的。在有波纹的第一表面101的情况下，为了简单起见，在下文中，将穿过有波纹的主表面101的平均平面视为第一表面101。
63.半导体本体100在沿x轴和与x轴正交的y轴的水平方向上沿主延伸平面延伸。在下文中，水平方向也被称为横向方向。在沿着z轴并且垂直于水平方向的竖直方向上，半导体本体100具有与半导体本体100沿着主延伸平面的延伸相比小的厚度。第一表面101和第二表面之间的半导体本体100的总厚度与所制造的碳化硅器件的标称阻断能力有关，并且可以在几百nm到几百μm的范围内。
64.竖直方向可以与半导体本体100的主晶格方向一致，或者可以相对于主晶格方向倾斜某一偏轴角，其中，该偏轴角的绝对值可以在2
°
到8
°
的范围内。例如，该偏轴角可以是大约4
°
。
65.半导体本体100或直接邻接第一表面101的半导体本体100的至少部分可以是轻n掺杂、轻p掺杂或近似本征的。例如，半导体本体100可以包括更重掺杂的衬底部分和形成在衬底部分上的更轻掺杂的外延层。第一掩模材料沉积在第一表面101上，并在光刻工艺中图案化以形成第一硬掩模410。
66.图1a示出第一表面101上的第一硬掩模410。第一硬掩模410可以是来自一种材料的同质结构，或者可以包括不同材料的两个或更多个子层。第一硬掩模410可以包括氧化硅、氮氧化硅、氮化硅、无定形碳、非晶硅、多晶硅、类金刚石碳和/或金属氧化物。
67.第一硬掩模410中的条形第一开口411暴露第一表面101的条形第一表面部分601，并且条形第二开口412暴露条形第二表面部分602。第一开口411和第二开口412的纵轴沿着x轴延伸。第一开口411和第二开口412沿y轴交替。第一和第二开口411、412可以具有沿y轴的相同宽度。
68.第一辅助掩模材料被沉积并在光刻工艺中图案化以形成第一辅助掩模430。通过由第一辅助掩模430暴露的第一硬掩模410中的开口来注入供体离子。
69.根据图1b，第一辅助掩模430填充第一硬掩模410中的第二开口412，并覆盖图1a中所示的第二表面部分602。第一辅助掩模430中的开口暴露了第一硬掩模410中的第一开口411和第一表面部分601。第一辅助掩模430可以由正性光致抗蚀剂材料或负性光致抗蚀剂材料构成，或者可以包括正性光致抗蚀剂材料或负性光致抗蚀剂材料。直接位于第一表面部分601下方的第一注入区带171包含通过第一表面部分601注入的供体离子。
70.在半导体本体100的半导体材料是sic的情况下，第一注入区带171内的竖直掺杂
剂分布可以是高度均匀的（“盒形的”）。例如，掺杂剂离子的能量分布可以通过在进入半导体本体之前使掺杂剂离子通过能量滤波器来扩散，注入角度可以针对各个注入通道而变化和/或加速能量可以针对各个注入通道而变化。
71.去除第一辅助掩模430。第二辅助掩模材料被沉积并在光刻工艺中图案化以形成第二辅助掩模440。通过由第二辅助掩模440暴露的第一硬掩模410中的开口来注入受体离子。
72.如图1c所示，第二辅助掩模440填充第一硬掩模410中的第一开口411，并覆盖图1b所示的第一表面部分601。第二辅助掩模440中的开口暴露了第一硬掩模410中的第二开口412和第二表面部分602。第二辅助掩模440可以由正性光致抗蚀剂材料或负性光致抗蚀剂材料构成，或包括正性光致抗蚀剂材料或负性光致抗蚀剂材料。直接位于第二表面部分602下方的第二注入区带181包含通过第二表面部分602注入的受体离子。第二注入区带181内的竖直掺杂剂分布可以是盒形的。
73.形成第二硬掩模420，其取代第一硬掩模410。第二硬掩模420至少近似地与第一硬掩模410互补。换句话说，第二硬掩模420和第一硬掩模410是反转掩模。第二硬掩模420的掩模条仅形成或至少主要形成在第一硬掩模410中的第一和第二开口411、412的位置处。第二硬掩模420中的第三开口421和第四开口422仅形成或至少主要形成在第一硬掩模410的掩模条的位置处。第一硬掩模410与第二硬掩模420的虚拟组合可形成连续层。
74.在如图1d中所示的实施例中，第二硬掩模420完全覆盖了图1a中所示出的第一和第二表面部分601、602。第二硬掩模420中的第一开口421暴露了第一表面101的第三表面部分603，并且第二开口422暴露了第四表面部分604。第一开口421和第二开口422沿y轴交替。第三开口421和第四开口422可具有沿y轴的相同宽度。
75.第二硬掩模420可以是来自一种材料的同质结构或可包括不同材料的两个或更多个子层。举例来说，第二硬掩模420可包括氧化硅、氮氧化硅、氮化硅、非晶碳、非晶硅、多晶硅、类金刚石碳及/或金属氧化物。
76.第一硬掩模410和第二硬掩模420可以在组成上不同，例如，可以由具有显著不同的蚀刻性质的不同材料来形成。例如，第一硬掩模410和第二硬掩模中的一个可以包括氧化硅或者可以由氧化硅构成。第一硬掩模410和第二硬掩模420中的另一个可以包括多晶硅或氮化硅（例如si3n4），或者由其构成。
77.第三辅助掩模材料被沉积并在光刻工艺中图案化以形成第三辅助掩模450。通过由第三辅助掩模450中的开口暴露的第二硬掩模420中的开口来注入供体离子。
78.如图1e中所示，第三辅助掩模450填充第二硬掩模410中的第四开口422且覆盖图1d中所示的第四表面部分604。第三辅助掩模450中的开口暴露了第二硬掩模420中的第三开口421和第三表面部分603。第三辅助掩模450可由正性光致抗蚀剂材料或负性光致抗蚀剂材料构成，或包括正性光致抗蚀剂材料或负性光致抗蚀剂材料。直接位于第三表面部分603下方的另外的第一注入区带172包含通过第三表面部分603注入的供体离子。另外的第一注入区带172和第一注入区带171内的竖直掺杂剂分布可以相等或至少近似相等。
79.在所示的实施例中，第一注入区带171和另外的第一注入区带172彼此直接接触。根据其他实施例（未示出），第一注入区带171和另外的第一注入区带172可以彼此稍微分离或者可以彼此稍微重叠。
80.此外，在所示的实施例中，另外的注入区带172和第二注入区带181彼此直接接触。根据其他实施例（未示出），另外的第一注入区带172和第二注入区带181可以彼此稍微分离或者可以彼此稍微重叠。
81.去除第三辅助掩模450。第四辅助掩模材料被沉积并在光刻工艺中图案化以形成第四辅助掩模460。通过由第四辅助掩模460中的开口暴露的第二硬掩模420中的开口来注入受体离子。热处理可以激活注入的供体和受体离子。
82.如图1f中所示，第四辅助掩模460填充第二硬掩模420中的第三开口421且覆盖图1e中所示的第三表面部分603。第四辅助掩模460中的开口暴露了第二硬掩模420中的第四开口422和第四表面部分604。第四辅助掩模460可以由正性光致抗蚀剂材料或负性光致抗蚀剂材料构成，或包括正性光致抗蚀剂材料或负性光致抗蚀剂材料。直接位于第四表面部分604下方的另外的第二注入区带182包含通过第四表面部分604注入的受体离子。另外的第二注入区带182和第二注入区带181内的竖直掺杂剂分布可以相等或至少近似相等。
83.在所示的实施例中，第二注入区带181和另外的第二注入区带182彼此直接邻接。根据其他实施例（未图示），第二注入区带181及另外的第二注入区带182可彼此稍微分离或可彼此稍微重叠。
84.此外，在所示的实施例中，另外的第二注入区带182及第一注入区带171彼此直接邻接。根据其他实施例（未图示），另外的第二注入区带182及第一注入区带171可彼此稍微分离或可彼此稍微重叠。
85.掺杂剂的激活形成了包括第一注入区带171和另外的第一注入区带172的第一掺杂区170，并且形成了包括第二注入区带181和另外的第二注入区带182的第二掺杂区180。
86.图2a示出了第一硬掩模410的平面图。第一硬掩模410包括第一掩模条413和第二掩模条414。第一和第二掩模条413、414具有平行于x轴的纵向延伸，并且严格地沿着y轴以规则的中心至中心距离p1交替。在第一和第二掩模条413、414之间，第一硬掩模410包括条形第一开口411和条形第二开口412。第一和第二开口411、412具有平行于x轴的纵向延伸，并且严格地沿着y轴以中心至中心距离p1交替。第一开口411暴露了条形第一表面部分601。第二开口412暴露了条形第二表面部分602。
87.第一掩模条413具有第一掩模条宽度w13。第二掩模条414具有第二掩模条宽度w14。第一和第二掩模条宽度w13、w14可以相等。第一开口411具有第一开口宽度w11。第二开口412具有第二开口宽度w12。第一开口宽度w11和第二开口宽度w12可以相等。
88.图2b示出了第二硬掩模420的平面图。第二硬掩模420包括第三掩模条423和第四掩模条424。第三和第四掩模条423、424具有平行于x轴的纵向延伸，并且严格地沿着y轴以中心至中心距离p1交替。
89.第二硬掩模420包括条形第三开口421和条形第四开口422。第三开口421和第四开口422具有平行于x轴的纵向延伸，并且严格地沿着y轴以中心至中心距离p1交替。第三开口421暴露了条形第三表面部分603。第四开口422暴露了条形第四表面部分604。
90.第三掩模条423具有第三掩模条宽度w23。第四掩模条424具有第四掩模条宽度w24。第三和第四掩模条宽度w23、w24可以相等。第三开口421具有第三开口宽度w21。第四开口422具有第二开口宽度w22。第三开口宽度w21和第四开口宽度w22可以相等。
91.图2a中所示的第一掩模条宽度w13是图2b中所示的第三开口宽度w21的至少80%，
例如至少90%。图2a中所示的第二掩模条宽度w14是图2b中所示的第四开口宽度w22的至少80%，例如至少90%。图2b中所示的第三掩模条宽度w23是图2a中所示的第一开口宽度w11的至少80%，例如至少90%。图2b中所示的第四掩模条宽度w24是图2a中所示的第二开口宽度w12的至少80%，例如至少90%。
92.图3a至图3c涉及使用两个互补的比较硬掩模480、490来限定补偿结构的n掺杂区和p掺杂区的横向延伸的比较例。为了简单起见，n掺杂区170的目标宽度a1和p掺杂区的目标宽度a2相等。
93.在图3a中，第一比较硬掩模480的掩模开口的实际宽度x1等于目标宽度a1，且第一比较硬掩模480的掩模条的实际宽度x2等于目标宽度a2。假设第二比较硬掩模与第一比较硬掩模480互补，则补偿结构的n掺杂区和p掺杂区具有相同的宽度。补偿的程度仅取决于针对受体和针对供体的注入剂量的比率。
94.在图3b中，第一比较硬掩模480的掩模开口的实际宽度x1大于目标宽度a1，且第一比较硬掩模480的掩模条的实际宽度x2小于目标宽度a2。
95.图3c示出了第二比较硬掩模490，其与图3b中的第一比较硬掩模480互补。在注入了受体离子和供体离子之后，通过图3b所示的第一比较掩模480中的开口进行的离子注入所产生的n掺杂区170宽于通过第二比较掩模490中的开口进行的离子注入所产生的p掺杂区180。相同导电类型的掺杂区之间的中心至中心距离p2等于第一和第二比较掩模480、490中的相邻掩模条之间的第一中心至中心距离p1。
96.补偿程度取决于注入剂量的比率以及第一比较掩模480中的开口的实际宽度x1与目标宽度a1之间的偏差两者。此外，每个掺杂区中的绝对掺杂即每个掺杂区的掺杂剂的总数取决于掩模变化。
97.图4a至图4c示出了结合如参考图1a至图1f所述的四个辅助掩模来使用两个互补硬掩模的效果。再次重申，为了简单起见，假设n掺杂区170的目标宽度a1和p掺杂区的目标宽度a2相等。
98.在图4a中，第一硬掩模410的掩模开口的实际宽度x1等于目标宽度a1，且第一硬掩模410的掩模条的实际宽度x2等于目标宽度a2。不同导电类型的第一和第二注入区带171、181沿y轴交替。假设第二硬掩模与第一硬掩模410互补，补偿结构的所有掺杂区都具有相同的宽度。
99.在图4b中，第一硬掩模410的掩模开口的实际宽度x1大于目标宽度a1，且第一硬掩模410的掩模条的实际宽度x2小于目标宽度a2。
100.图4c示出了第二硬掩模420，其与图4b中的第一硬掩模410互补。相邻掩模条之间的中心至中心距离p1对于图4b中的第一硬掩模410和图4c中的第二硬掩模420是相同的。第二硬掩模420中的开口比目标宽度a1窄的量与第一硬掩模410中的开口比目标宽度a1宽的量相同。由于每个n掺杂区170由通过图4b的第一硬掩模410中的开口进行的第一注入和通过图4c的第二硬掩模420中的开口进行的第二注入产生，并且由于两个硬掩模中的开口的宽度偏差彼此抵消，所以n掺杂区和p掺杂区两者的总宽度不取决于掩模变化或者仅在很低程度上取决于掩模变化。相同导电类型的掺杂区之间的中心至中心距离p2是第一和第二硬掩模410、420中的相邻掩模条之间的第一中心至中心距离p1的两倍。n掺杂区170的宽度和p掺杂区180的宽度等于第一和第二硬掩模410、420的掩模条之间的中心至中心距离p1。
101.特别地，在半导体衬底上的开口的宽度的变化对掺杂区中的掺杂剂原子的量没有影响或几乎没有影响。
102.补偿的程度仅取决于良好可控的注入剂量的比率。此外，掩模变化对掺杂区中的绝对掺杂（每掺杂区的掺杂剂的数量）没有影响或几乎没有影响。
103.图5中所示的图示出了用于具有额定电压击穿能力vbr的半导体器件的补偿抛物线700、701、702。补偿抛物线700指的是预定的标称绝对掺杂，并且被选择为使得为了确保标称电压击穿能力vbr，p型负载误差的容许偏差为
±
3.6%。补偿抛物线701、702指的是预定的标称绝对掺杂的101%和102%的绝对掺杂。随着绝对掺杂的增加，补偿抛物线向下移动，并且p型负载的容许公差窗口缩小。较高的标称绝对掺杂导致较低的导通状态电阻。但是为了确保p型负载的足够宽的公差窗口，预定的标称绝对掺杂必须足够低。
104.参考图1a至1f描述的工艺消除了针对绝对掺杂和p型负载的工艺窗口的主要贡献。可以显著地减小工艺窗口而不损失成品率。特别地，对于相同的成品率，与参考图3a至3c描述的比较工艺相比，可以选择更高的绝对掺杂，并且可以实现更低的导通状态电阻。
105.图6a到6c示出了第二硬掩模420的自对准形成。第一硬掩模410用于限定第一注入区带171和第二注入区带181，如参考图1a到1c所描述。第一硬掩模410由第一掩模材料形成。第二掩模材料429被沉积。
106.图6a示出了覆盖第一硬掩模410且填充第一硬掩模410中的开口的第二掩模材料429。去除第二掩模材料429的沉积在第一硬掩模410的开口之外的部分。从第一硬掩模410上方去除第二掩模材料429可以包括化学机械抛光（cmp）、湿法蚀刻和/或干法蚀刻，例如等离子体工艺。
107.图6b示出了第二硬掩模420，其包括在图6a的第一硬掩模410的掩模条411、412之间的图6a的第二掩模材料429的残留部分。从第一硬掩模410上方去除第二掩模材料429暴露了第一硬掩模410的掩模条的顶表面。然后，以相对于第二掩模材料的高选择性来去除形成第一硬掩模410的第一掩模材料。例如，高选择性湿法蚀刻工艺可以选择性地去除第一掩模材料。
108.图6c示出了在去除第一硬掩模410之后的第二硬掩模420。第二硬掩模420的掩模条被选择性地形成在第一注入区带171和第二注入区带181正上方的表面部分上。处理可以如参考图1e所述的那样进行。
109.图7a到7b示出了侧壁间隔物426的形成和效应，其增大了一方面由第一硬掩模410限定的第一和第二注入区带171、181和另一方面由第二硬掩模420限定的另外的第一和第二注入区带172、182之间的横向距离。
110.在如参考图1d和/或图6c所描述的那样形成第二硬掩模420之后并且在通过第二硬掩模420中的开口注入掺杂剂之前，沉积高度共形的掩模层，其覆盖了第二硬掩模420、第三表面部分603、第四表面部分604和第二硬掩模420中的开口的侧壁。各向异性蚀刻工艺选择性地去除共形掩模衬里的水平部分。
111.图7a示出了共形掩模衬里的残留物形成了衬在第二硬掩模420中的开口上的侧壁间隔物426。侧壁间隔物426包括一种材料或由一种材料构成，相对于该材料可以以高选择性去除参考图1e和1f所述的第三和第四辅助掩模。侧壁间隔物426和第二硬掩模420可以由不同材料提供，或者可以包括相同或相似组成的材料。如参考图1e和1f所述，可以通过加衬
的掩模开口来注入掺杂剂离子。
112.如图7b所示，共形掩模衬里的厚度确定了一方面第一和第二注入区带171、181和另一方面另外的第一和第二注入区带172、182之间的横向距离。可减少例如由于“鸭尾效应”而由所注入掺杂剂离子的相互扩散和/或横向分散引起的相邻区带之间的横向重叠。
113.图8示出了包括第一掺杂区170和第二掺杂区180的补偿结构，其可以通过如参考图1a至1f所述的方法来形成。在图1f的半导体本体100的正面上形成外延层190。外延层190的暴露的顶表面191在半导体本体100的正面处形成新的第一表面101。在外延层190中，可以形成晶体管单元的掺杂区。或者，可重复如参考图1a至1f所述的工艺，并在外延层190中形成两种导电类型的附加的注入区带。可竖直地堆叠先前形成的注入区带和外延层中的附加注入区带。形成外延层和形成两种导电类型的附加注入区带的工艺序列可以重复若干次，以形成具有预定总竖直延伸的补偿结构。
114.图9a到9b涉及半导体本体100的中心区680和外围区699之间的过渡区691。在中心区680中，形成相反掺杂区的规则图案。外围区699围绕中心区680并且可以沿着半导体本体100的横向外表面延伸。过渡区691和外围区699形成沿y轴将中心区680和横向外表面分离的终止区690。过渡区691沿y轴将中心区680与外围区699分离。
115.在中心区680中，有源电接触部形成在半导体本体100的正面和背面上，其中，在半导体器件的导通状态或正向模式中，负载电流或正向电流流过有源电接触部。在终止区690中，至少在正面或背面处不存在有源电接触部。
116.在参考图1a至1f描述的工艺中，两个硬掩模的图案可以沿y轴延伸跨过中心区680和终止区690。辅助掩模430、440、450、460中的每一个被形成以完全覆盖和/或填充外围区699中的硬掩模开口。朝向中心区680的辅助掩模430、440、450、460的内边缘被调整成使得通过第一、第二、第三和第四开口411、412、421、422的最外侧开口所注入的掺杂剂的导电类型与通过第一、第二、第三和第四开口411、412、421、422的次外侧开口所注入的掺杂剂的导电类型互补。
117.根据图9b，过渡区691包括由图9a中所示的两个注入区带171、172产生的次外侧（n）掺杂区170的一个向外取向半部，并且包括由图9a中所示的一个单个注入区带181产生的一个（p）掺杂最外侧掺杂区189。过渡区691中的掺杂区可以完全地彼此补偿或者可以补偿到预定程度。可简单地通过相应地调整辅助掩模的边缘来确保电荷补偿结构边缘处的电荷补偿，而无需附加的处理步骤。
118.图10a至10c涉及沿x轴与中心区680邻接的终止区690的部分的形成。
119.在图10a中，所说明的第一硬掩模410包括由点标示的掩模条。第一硬掩模410包括中心掩模部分415和外围掩模部分416。中心掩模部分415和外围掩模部分416沿x轴布置。外围掩模部分416可包括在中心掩模部分415的相对侧上的两个子部分，其中，每个子部分设置在中心掩模部分415和横向外表面103之间。中心掩模部分415形成在中心区680中。沿着x轴，中心掩模部分415可以延伸到终止区690中。
120.中心掩模部分415和外围掩模部分416的掩模条彼此横向偏移了横向中心至中心距离的一半，使得外围掩模部分416的掩模条沿着x轴终止了中心掩模部分415中的第一和第二开口411、412，并且使得中心掩模部分415的掩模条终止了外围掩模部分416中的第一和第二开口411、412。
121.图10a进一步示出了由细斜阴影线标示的第一辅助掩模430。第一辅助掩模430完全覆盖了外围掩模部分416，并完全覆盖了终止区690的沿y轴将中心区680与横向外表面103分离的部分。在中心掩模部分415的剩余部分中，第一辅助掩模430覆盖和/或填充了第二掩模开口412。第一辅助掩模430中的开口435暴露了第一掩模开口411。
122.图10b示出了沿着第一硬掩模410的掩模条的纵向竖直横截面。第一辅助掩模430覆盖了掩模条的竖直端面，并且可以在一定程度上与掩模条重叠。
123.图10c示出了沿着第一硬掩模410的第一开口411的纵向竖直横截面。第一辅助掩模430可以由负性光致抗蚀剂材料形成。从顶表面开始，曝光以及（如果适当的话）固化使负性光致抗蚀剂材料的曝光部分硬化（例如聚合）。
124.图1a-1f、2a-2b、4a-4c、6a-6c、7a-7b、8、9a-9b和10a-10c示出了制造半导体器件的方法的示例性实施例。半导体器件可以是如本文所述（特别是结合参考图11、12、13a-13b和14所述的实施例）的半导体器件。反之亦然，也可以用结合图1a-1f、2a-2b、4a-4c、6a-6c、7a-7b、8、9a-9b和10a-10c的实施例所述的方法来制造在以下附图中所述的半导体器件。
125.图11涉及包括半导体本体100的半导体器件500，该半导体本体具有在正面的第一表面101和与正面相对的第二表面102。第一表面101和第二表面102彼此大致平行，并且可以具有大致相同的形状和尺寸。横向外表面103将第一和第二表面101、102的边缘相连接。
126.半导体本体100的中心区680包括功能晶体管单元tc。所示实施例示出了具有形成在第一表面101上方的平面栅电极155和形成在半导体本体100与栅电极155之间的栅极电介质159的晶体管单元tc。p掺杂阱120从第一表面101延伸到半导体本体100中。n掺杂的源极区110从第一表面101延伸到p掺杂阱120中。半导体本体100还包括与相邻p掺杂阱120之间的第一表面101邻接的n掺杂的漏极区131。栅极电介质159将栅电极155与两个相邻的p掺杂阱120的一个沟道部分125或两个沟道部分125分离。层间电介质200形成在第一表面101的部分上以及栅电极155上。第一负载电极310形成在层间电介质200上。第一接触结构315从第一负载电极310通过层间电介质200中的开口延伸到半导体本体100中，并且与源极区110和p掺杂阱120两者形成低电阻欧姆接触。
127.漏极区131形成了漏极/漂移结构130的部分，其进一步包括沿第二表面102形成的重掺杂接触部分139。由导电材料形成的第二负载电极320与半导体本体100的第二表面102直接接触。接触部分139和第二负载电极320形成了低电阻欧姆接触。
128.漏极/漂移结构130进一步包括电荷补偿结构，其包括第一掺杂区170和第二掺杂区180。每个第一掺杂区170与漏极区131之一直接接触。每个第二掺杂区180与p掺杂阱120之一接触。电荷补偿结构可以形成在p掺杂阱120和接触部分139之间的最初轻n掺杂漂移层131中。第一掺杂区和第二掺杂区170、180可以是条形的，其中纵轴平行于x轴。第一掺杂区170和第二掺杂区180沿y轴交替。沿着平行于y轴的通过第一掺杂区170之一和通过第二掺杂区180中的直接相邻第二掺杂区的线，积分供体密度从积分供体密度和积分受体密度之和的一半偏离至多20%。
129.终止区690围绕中心区680。沿着y轴，中心区680包括沿着横向外表面103的外围区699以及在中心区680与外围区699之间的过渡区。
130.过渡区691可以包括没有源极区110的最外侧p掺杂阱129。过渡区691可以包括与最外侧p掺杂阱129接触的完整的第二掺杂区180。过渡区191还包括掺杂区179，其宽度为中
心区680中的第一掺杂区170的宽度的大约50%。
131.外围区699可以包括边缘构造。边缘构造使得可在正面上访问第二负载电极320的电位。边缘构造可以包括正面第二负载接触部328，其可以沿着横向外边缘103与第一负载电极310分离地横向延伸。n掺杂阱163在正面第二负载接触部328下方从第一表面101延伸到半导体本体100中。n掺杂柱164可以从n掺杂阱163延伸到漂移层131中。n掺杂柱164和n掺杂区170可以具有相同的竖直延伸和相同的竖直掺杂剂分布。第二接触结构325可以从正面第二负载接触部328通过层间电介质200中的开口延伸到n掺杂阱163。第二负载接触结构325和n掺杂阱163可以形成低电阻欧姆接触。
132.p掺杂结延伸161可以从最外侧p掺杂阱120沿着第一表面101向外延伸。n掺杂结延伸162可以从n掺杂阱163沿着第一表面101向内延伸。轻掺杂或本征区165可以横向地形成在最外侧掺杂区179和最内侧n掺杂柱164之间以及相邻的n掺杂柱164之间。
133.所有掺杂区都连接到第一和第二负载电极310、320中的一个。当半导体器件500切换到阻断模式时，电荷载流子可以沿着由箭头911、912、913、914标示的路径从半导体本体100完全排出。所谓的“本征终止”可以与最外侧掺杂区179组合，对电荷补偿结构的边缘进行电荷补偿。
134.图12示出了条形的第一掺杂区和第二掺杂区170、180，其纵轴平行于x轴延伸。第一掺杂区170和第二掺杂区180沿y轴交替。沿着平行于y轴的通过第一掺杂区170之一和通过第二掺杂区180中的直接相邻第二掺杂区的线，积分供体密度从积分供体密度和积分受体密度之和的一半偏离至多20%。
135.两个最外侧掺杂区189之间的第一掺杂区和第二掺杂区170、180具有第一宽度延伸we1。第一掺杂区和第二掺杂区170、180中的沿y轴的两个最外侧掺杂区189具有第二宽度延伸we2。第二宽度延伸we2在第一宽度延伸we1的25%至75%的范围内，例如大约45%至55%。
136.在图13a中，包括第一掺杂区和第二掺杂区170、180以及最外侧第二掺杂区189的电荷补偿结构沿x轴结束于中心区680和终止区690之间的交界处。
137.图13b示出了第一掺杂区和第二掺杂区170、180以及沿x轴延伸到终止区690的子部分中的最外侧掺杂区189。
138.在图13c中，第一掺杂区和第二掺杂区170、180延伸穿过终止区690并且结束于横向外表面103处。
139.在图14中，线711示出了供体密度nd，并且线712示出了沿着平行于y轴的穿过两个第一掺杂区170和两个第二掺杂区180的线的受体密度na，如任何前面的图所示。掺杂区170、180中的每一个具有第一宽度延伸we1。沿着平行于y轴且跨越第一宽度延伸we1的至少75%（例如至少80%）的线，每个掺杂区170、180中的掺杂剂浓度从沿着该线的掺杂区内的平均掺杂剂浓度偏离不超过15%，例如不超过10%。沿着相同的线，最大掺杂剂浓度从平均掺杂剂浓度偏离不超过来自沿着同一个线的相同掺杂区170、180中的平均掺杂剂浓度的20%。在掺杂区170、180内，掺杂剂浓度最大值的位置从相关掺杂区170、180的横向中心偏离不大于第一宽度延伸we1的10%。
140.所说明的实施例涉及具有n沟道晶体管单元的半导体器件，其具有n掺杂源极区并具有p掺杂本体区。因此，源极区的导电类型（或第一导电类型）是n型，而本体区的导电类型（或第二导电类型）是p型。通过反转源极区和本体区的导电类型，关于n沟道晶体管单元的
公开内容可以加以必要的变更而应用于p沟道晶体管单元。
141.所示的示例主要涉及由掺杂剂离子的扩散系数相对较小的半导体材料（例如sic）制成的半导体器件。结果，注入的掺杂剂驻留在其中的注入区带对和由激活的注入掺杂剂离子形成的掺杂区被示出为具有几乎相同的尺寸。其他示例可以涉及基于其他半导体材料（例如si）的半导体器件，其中，掺杂区具有比注入区带的对应的对更大的竖直和/或水平延伸。
142.虽然本说明书关注于作为条形掺杂区应用的一个示例的电荷补偿结构，但是实施例也可以包括互补掺杂条形掺杂区的其他应用，例如在诸如光电二极管和光电池之类的光接收器件的领域中。进一步的应用可以包括pn结的串联布置。
143.虽然本说明书关注于作为一个示例的具有竖直侧壁的掩模开口，但实施例也可以包括侧壁相对于z轴倾斜的掩模开口。z轴和注入束轴之间的注入角度可以被选择以避免沟道效应，和/或可以被选择成使用沟道效应来获得具有高竖直延伸的注入区带。