混合静态组合电路与动态组合电路的集成电路及设计方法与流程

1.本发明是一种集成电路(integrated circuit)及相关设计方法，且特别涉及一种混合静态组合电路(static combinational circuit)与动态组合电路(dynamic combinational circuit)的集成电路及其相关设计方法。


背景技术：

2.众所周知，集成电路中包括各种功能的多个子电路(sub-circuit)。当集成电路运行时，而每个子电路执行对应的特定功能。为了让每个子电路之间能够顺利地传递数据，每个子电路是根据时钟信号(clock signal)来运行。换言之，集成电路中的多个子电路可视为多个级(stage)。举例来说，根据时钟信号的运行，第一级所产生的数据可以传递至第二级进行处理，而第二级所产生的数据还可再传送至第三级进行处理，并依此类推。
3.请参照图1，其所示出为现有运用于集成电路的电路图(circuit diagram)。集成电路的电路图中包括多个级110、120并根据时钟信号clk来运行。每个级110、120中包括一触发器电路(flip-flop circuit)112、122与一静态组合电路(static combinational circuit)114、124。其中，触发器电路112、122的时钟输入端ckin接收时钟信号clk。再者，触发器电路112、122中包括多个锁存器(latch)。
4.在第n级110中，触发器电路112锁存(latch)前一级的输出数据dout
n-1
成为输入数据dinn。再者，静态组合电路114接收并处理输入数据dinn之后，产生第n级110的输出数据doutn。同理，第(n 1)级120中，触发器电路122锁存第n级110的输出数据doutn成为输入数据din
n 1
。再者，静态组合电路124接收并处理输入数据din
n 1
之后，产生第(n 1)级120的输出数据dout
n 1
。
5.基本上，静态组合电路114、124可由各种静态逻辑元件(static logic element)组合而成。静态逻辑元件可为非门(反闸，not gate)、与门(及闸，and gate)、与非门(反及闸，nand gate)、或门(或闸，or gate)、或非门(反或闸，nor gate)、异或门(互斥或闸，xor gate)等等。
6.举例来说，第n级110中的静态组合电路114为加法器(adder)，第(n 1)级120中的静态组合电路124为乘法器(multiplier)，且输出数据dout
n-1
中包括a、b、c三个数值。
7.第n级110中，触发器电路112锁存(latch)前一级的输出数据dout
n-1
成为输入数据dinn，静态组合电路114将数值a与数值b相加，并且输出数据doutn中包括(a b)与c两个数值。
8.第(n 1)级120中，触发器电路122锁存(latch)输出数据doutn成为输入数据din
n 1
，静态组合电路124将两个数值(a b)与数值c相乘，并且产生的数值(a b)
×
c的输出数据dout
n 1
。
9.因此，于时钟信号clk的第一个周期，第一级110根据a、b与c三个数值的输出数据dout
n-1
进行加法运算，并产生(a b)与c两个数值的输出数据doutn。于时钟信号clk的第二周期，第二级120根据(a b)与c两个数值的输出数据doutn进行乘法运算，并产生(a b)
×c的输出数据dout
n 1
。
10.当然，除了上述的加法器与乘法器之外，静态组合电路114、124可以根据实际的设计成各种算数逻辑电路(arithmetic logic circuit)，用以根据时钟信号clk来按序进行各种运算(operation)。
11.当图1的电路图设计完成后，于制作成集成电路之前，需要进行布局(layout)动作。亦即，在半导体基板(semiconductor substrate)上对于电路图中的每个电子元件(electronic element)进行配置(placement)与连线(routing)动作。一般来说，利用自动配置与连线工具(automatic placement and routing tool，简称apr工具)即可完成布局动作。
12.其中，apr工具为一电脑软件，可将电路图中的每个电子元件配置于半导体基板，之后会进行各个电子元件之间的连线。再者，为了让集成电路能够顺利运行，apr工具还会针对时钟信号clk进行时钟树平衡(clock tree balancing)动作，也就是时钟树合成(clock tree synthesis，简称cts)动作。
13.基本上，时钟树平衡(clock tree balancing)动作是用以控制时钟路径(clock path)，使得每一级时钟输入端ckin接收的时钟信号clk同步(synchronous)。以图1为例，当时钟树平衡动作完成后，于集成电路运行时，每一级110、120时钟输入端ckin所接收的时钟信号clk会同时由低电平转换为高电平，也会同时由高准为转换为低电平。
14.动态组合电路(dynamic combinational circuit)具有较高速、省面积、低耗能的优点。因此，由动态逻辑元件(dynamic logic element)所组成的动态组合电路已经被设计在中央处理器(cpu)、系统单芯片(soc)以及特殊应用集成电路(asic)中。
15.动态组合电路可由各种动态逻辑元件(dynamic logic element)，例如动态非门(动态反闸，dynamic not)、动态与门(动态及闸，dynamic and)、动态与非门(动态反及闸，dynamic nand)、动态或门(动态或闸，dynamic or)、动态或非门(动态反或闸，dynamic nor)、动态异或门(动态互斥或闸，dynamic xor)等等所组成。
16.动态组合电路主要的特征在于利用时钟信号clk来运行，于时钟信号clk为低电平时，为预充电相位(pre-charge phase)。于时钟信号clk为高电平时，为运算相位(evaluation phase)。以下以动态与非门(dynamic nand)的运行为例来说明。
17.如图2所示，其为动态与非门(dynamic nand)。于时钟信号clk为低电平(例如接地电压gnd)时，为预充电相位(pre-charge phase)，晶体管mu开启(turn on)，晶体管md关闭(turn off)，电容器c被充电至供应电压vdd。
18.于时钟信号clk为高电平(例如供应电压vdd)时，为运算相位(evaluation phase)，晶体管mu关闭(turn off)，晶体管md开启(turn on)，输出数据out根据输入信号a与输入信号b来决定。再者，当输入信号a与输入信号b皆为高电平时，输出数据out为低电平。当输入信号a与输入信号b皆为低电平，或者输入信号a与输入信号b其中之一为低电平时，输出数据out为高电平。
19.由以上的说明可知，由各种动态逻辑元件(dynamic logic element)所组成的动态组合电路需要根据时钟信号clk来运行。
20.然而，在集成电路的各个级内部同时设计动态组合电路与静态组合电路时，利用apr工具进行时钟树平衡(clock tree balancing)动作后，集成电路将无法正常的运行。


技术实现要素：

21.本发明提出一种混合静态组合电路与动态组合电路的集成电路，包括：一第一级，接收一前级输出数据与一时钟信号，并产生一第一输出数据；以及，一第二级，接收该第一输出数据与该时钟信号，并产生一第二输出数据；其中，该第一级包括：一第一触发器电路、一第一静态组合电路、一动态组合电路与一多相位产生器；该第一触发器电路的一数据输入端接收该前级输出数据，该第一触发器电路的一时钟输入端接收该时钟信号，该第一触发器电路的一数据输出端产生一输入数据，该第一静态组合电路接收该输入数据并产生一中间数据，该多相位产生器接收该时钟信号并产生一延迟的时钟信号，该动态组合电路的一数据输入端接收该中间数据，该动态组合电路的一时钟输入端接收该延迟的时钟信号，该动态组合电路的一数据输出端产生该第一输出数据。
22.本发明提出一种针对上述集成电路的设计方法，包括下列步骤：将该第一级内部的该第一触发器电路、该第一静态组合电路、该动态组合电路与该多相位产生器设定为一巨集区块；对该集成电路进行一配置与连线动作；对该集成电路进行一时钟树平衡动作；将该巨集区块回复为该第一触发器电路、该第一静态组合电路、该动态组合电路与该多相位产生器。
附图说明
23.为了对本发明的上述及其他方面有更佳的了解，下文特举优选实施例，并配合附图，作详细说明如下:
24.图1为现有运用于集成电路的电路图。
25.图2动态与非门。
26.图3为混合静态组合电路与动态组合电路的电路图。
27.图4为本发明混合静态组合电路与动态组合电路的电路图。
28.图5为多相位产生器示意图。
29.图6为本发明的设计方法流程图。
30.其中，附图标记说明如下：
31.110，310，410：第n级
32.112，122，312，322，412：触发器电路
33.114，124，314，324，414：静态组合电路
34.120，320：第(n 1)级
35.316，416：动态组合电路
36.418：多相位产生器
37.501～50y：延迟元件
38.520：多工器
具体实施方式
39.在集成电路中设计混合静态组合电路与动态组合电路时，至少有一级内部包括动态组合电路。请参照图3，其所示出为混合静态组合电路与动态组合电路的电路图(circuit diagram)。
data)dx。另外，多相位产生器418接收时钟信号clk，并产生延迟的时钟信号clk_d。动态组合电路416的时钟输入端ckin接收延迟的时钟信号clk_d，动态组合电路416的数据输入端接收中间数据dx，该动态组合电路的数据输出端产生输出数据doutn。亦即，根据延迟的时钟信号clk_d，动态组合电路416接收并处理中间数据dx并产生第n级410的输出数据doutn。
49.相同地，在第(n 1)级320中，触发器电路322的数据输入端接收第n级310的输出数据doutn成为输入数据dinn 1，且由触发器电路322的数据输出端产生输入数据dinn 1。而静态组合电路324接收并处理输入数据dinn 1并产生第(n 1)级320的输出数据doutn 1。
50.由于静态组合电路414从接收输入数据dinn开始到产生中间数据dx会有特定的处理时间(processing time)。因此，利用多相位产生器418产生延迟的时钟信号clk_d，并且控制延迟的时钟信号clk_d的相位落后时钟信号clk至少该处理时间。因此，当动态组合电路416根据延迟的时钟信号clk_d而开始运行时，可以确定静态组合电路314的中介数据dx已经准备好(ready)，而动态组合电路416则接收中介数据dx并成功地产生输出数据doutn。
51.根据以上的说明，当集成电路正常运行时，于时钟信号clk的前一个周期，第n级410处理前一级的输出数据doutn-1，并产生第n级410的输出数据doutn。于时钟信号clk的下一个周期，第(n 1)级320处理第n级310的输出数据doutn，并产生第(n 1)级320的输出数据doutn 1。
52.请参照图5，其所示出为多相位产生器示意图。多相位产生器418包括多个串接的延迟元件(delay element)501～50y，每个延迟元件501～50y可以将接收的时钟信号延后一个延迟时间(delay time)。其中，第一个延迟单元501接收时钟信号clk产生时钟信号clk1，第二个延迟单元502接收时钟信号clk1产生时钟信号clk2，依此类推...，第y个延迟单元50y接收时钟信号clky-1产生时钟信号clky。另外，多工器520接收多个延迟元件501～50y所产生的时钟信号clk1～clky。多工器520的输出端可以连接至多个输入端其中之一，用以选择多个时钟信号clk1～clky其中之一，使得输出端产生延迟的时钟信号clk_d。换言之，于集成电路运行时，内部的控制电路(未示出)可以根据静态组合电路414的处理时间(processing time)，经由多工器520来选择适合的延迟的时钟信号clk_d至动态组合电路416。
53.再者，本发明提出混合静态组合电路与动态组合电路的设计方法。请参照图6，其所示出为本发明的设计方法流程图。
54.当集成电路的电路图设计完成后，将具有混合静态组合电路与动态组合电路的级(stage)内部的触发器电路、静态组合电路、动态组合电路与多相位产生器设定为一巨集区块(macro block)(步骤s602)。根据本发明的实施例，巨集区块可视为一个电子元件(electronic element)。以图4的电路图为例，该巨集区块包括：触发器电路412、静态组合电路414、动态组合电路416与多相位产生器418。再者，巨集区块的多个信号输入端接收前一级的输出数据doutn-1、一时钟输入端clkin接收时钟信号，以及多个信号输出端产生输出数据doutn。
55.接着，对集成电路进行配置与连线动作(步骤s604)。也就是说，利用apr工具来布局巨集区块以及第(n 1)级320中的其他电子元件。
56.之后，对集成电路进行时钟树平衡(clock tree balancing)动作(步骤s606)。亦即，利用apr工具来针对时钟信号进行时钟树合成动作，并使得巨集区块与第(n 1)级的时
钟输入端ckin所接收的时钟信号clk同步(synchronous)。
57.接着，将巨集区块回复为触发器电路412、静态组合电路414、动态组合电路416与多相位产生器418的连接关系(步骤s608)。
58.由以上的说明可知，利用apr工具进行时钟树平衡动作时，apr工具仅针对巨集区块的时钟输入端以及其他级的时钟输入端来进行时钟树合成(cts)动作。因此，apr工具并不会针对巨集区块内部动态组合电路的时钟输入端进行时钟树平衡动作。
59.再者，于时钟树平衡动作完成后，再将巨集区块回复为触发器电路、静态组合电路、动态组合电路与多相位产生器。因此，可使得动态组合电路的时钟输入端与触发器电路的时钟输入端所接收的时钟信号clk不同步，并使得集成电路能正确地运行。
60.综上所述，虽然本发明已以优选实施例公开如上，然其并非用以限定本发明。本发明所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作各种的变动与润饰。因此，本发明的保护范围当视权利要求所界定者为准。