一种高线性度宽带射频衰减器的制作方法

1.本发明属于衰减器领域，尤其是涉及一种高线性度宽带射频衰减器。


背景技术：

2.射频前端技术被广泛应用在局域网设备，基站设备，雷达设备等无线通信技术中。衰减器电路是某些射频前端架构的重要部分。在基站设备，雷达设备中，衰减器往往需要处理大功率信号，因此线性度性能是衰减器的重要指标。当前提高衰减器线性度性能的做法是，给衰减器电路中处于关断状态的晶体管的偏置电压为负电压。但负压往往需要振荡器和电荷泵产生，这增加了全集成射频芯片的设计难度，增加了额外的功耗，并且振荡器还会给射频链路引入噪声。为解决上述问题，需要提出一种新型的的无需负压偏置的高线性度衰减器。


技术实现要素：

3.有鉴于此，本发明旨在提出一种高线性度宽带射频衰减器，以解决为提高衰减器线性度性能，晶体管偏置电压为负电压的目的，而带来的射频芯片的设计难度高，功耗高等问题。
4.为达到上述目的，本发明的技术方案是这样实现的：
5.一种高线性度宽带射频衰减器，包括数字控制电平vs、数字控制电平vp、多个依次串联的衰减单元，多个所述衰减单元结构均相同，每个衰减单元设置有输入端和输出端，相邻的两个衰减单元通过输入端与输出端配合连接；
6.所述衰减单元包括衰减组和参考组，所述衰减组和参考组均包括多个依次串联的晶体管，相邻的两个晶体管通过源极和漏极连接；
7.在衰减组中，晶体管的栅极均通过连接线一与数字控制电平vs连接，相邻的两个晶体管的漏极与源极连接处均通过连接线二接入数字控制电平vp；
8.在参考组中，晶体管的栅极均通过连接线三与数字控制电平vp连接，相邻的两个晶体管的漏极与源极连接处均通过连接线四接入数字控制电平vs；
9.通过控制数字控制电平vs电位和数字控制电平vp电位相对高低，使衰减组与参考组分别形成等效负偏压电路。
10.进一步的，在衰减组中，依次串联的晶体管中未与漏极连接的源极端接入衰减单元的输入端，未与源极连接的漏极端接入衰减单元的输出端。
11.进一步的，所述参考组还包括线路一、线路二、线路三，在参考组中，多个依次串联的晶体管中未与漏极连接的源极端接地，未与源极连接的漏极端接入线路一，所述线路一另一端与线路二和线路三连接，所述线路二另一端接入衰减单元的输入端，所述线路三另一端接入衰减单元的输出端。
12.进一步的，线路一上设置有第十七电阻r17，线路二上设置有第十五电阻r15，线路三上设置有第十六电阻r16；
13.所述第十五电阻r15阻值、第十六电阻r16阻值、第十七电阻r17阻值均根据衰减单元要实现的衰减值l确定，在所述衰减单元输入端和输出端均连接50欧姆匹配负载时，其阻值计算公式如下：
[0014][0015][0016]
进一步的，所述衰减组还包括偏压隔离电阻一、偏压隔离电阻二、电容一、电容二，每条连接线一上均对应设置一个偏压隔离电阻一；每条连接线二上均对应设置一个偏压隔离电阻二；
[0017]
多条连接线一上设置的偏压隔离电阻一的阻值可以不同，也可以相同，偏压隔离电阻一具有偏压作用和隔离作用，给栅极提供控制电压和减小射频信号通过栅源和栅漏电容产生泄露；多条连接线二上设置的偏压隔离电阻二的阻值可以不同，也可以相同，偏压隔离电阻二也具有偏压作用和隔离作用，给源漏一个直流电位，并防止交流信号泄露；
[0018]
所述电容一一端接入衰减单元输入端，另一端接入临近衰减单元输入端的两个串联晶体管的漏极与源极连接处，所述电容二的一端接入衰减单元的输出端，另一端接入临近衰减单元输出端的两个串联晶体管的漏极与源极连接处；
[0019]
所述偏压隔离电阻一阻值、偏压隔离电阻二阻值、电容一的值、电容二的值均根据衰减器状态切换时间确定，电阻与电容的值越大，状态切换时间将越长。
[0020]
进一步的，所述参考组还包括偏压隔离电阻三、偏压隔离电阻四、电容三、电容四，
[0021]
每条连接线三上均对应设置一个偏压隔离电阻三，每条连接线四上均对应设置一个偏压隔离电阻四；
[0022]
多条连接线三上设置的偏压隔离电阻三的阻值可以不同，也可以相同，偏压隔离电阻三具有偏压作用和隔离作用，给栅极提供控制电压和减小射频信号通过栅源和栅漏电容产生泄露；多条连接线四上设置的偏压隔离电阻四的阻值可以不同，也可以相同，偏压隔离电阻四也具有偏压作用和隔离作用，给源漏一个直流电位，并防止交流信号泄露；
[0023]
所述电容三一端接入第十七电阻r17连接晶体管一端，另一端接入靠近第十七电阻r17的两个串联晶体管的漏极与源极连接处；所述电容四一端接地，另一端接入靠近接地端的两个串联晶体管的漏极与源极连接处；
[0024]
所述偏压隔离电阻三阻值、偏压隔离电阻四阻值、电容三的值、电容四的值均根据衰减器状态切换时间确定，电阻与电容的值越大，状态切换时间将越长。
[0025]
进一步的，所述衰减组晶体管的数目和参考组晶体管的数目均根据衰减单元需要实现的线性度要求决定；
[0026]
每个晶体管源漏可承受的电压为v，n个串联晶体管的支路的耐压值为nv，在所述衰减单元输入端和输出端都连接50欧姆匹配负载时，衰减的单元输入1db压缩点
[0027]
进一步的，所述衰减组中晶体管总栅宽和参考组中的晶体管的总栅宽均综合考虑成本及参考态插损越小越好的要求来折中确定，晶体管总栅宽越大，参考态插损越小，晶体管总栅宽越小，成本低。
[0028]
相对于现有技术，本发明所述的一种高线性度宽带射频衰减器具有以下有益效果：
[0029]
(1)本发明所述的当衰减单元工作在参考态，衰减组晶体管导通，参考组晶体管关断，参考组中串联的中部晶体(除首端和末端的两个晶体管)的栅极电位为低电位，源级和漏极电位为高电位，形成等效负偏压偏置；
[0030]
当衰减器工作在衰减态，参考组晶体管导通，衰减组晶体管关断，衰减组中串联的中部晶体(除首端和末端的两个晶体管)的栅极电位为低电位，源级和漏极电位为高电位，形成等效负偏压偏置；
[0031]
因此本技术所提出的衰减器可以在没有负压的情况下依靠等效负偏压偏置实现高线性度性能，切换效率高。
[0032]
(2)本发明所述的衰减组的晶体管及参考组的晶体管的串联结构使晶体管的源漏寄生电容在高频时对电路性能的恶化有所降低，提升了衰减器的带宽性能。
附图说明
[0033]
构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
[0034]
图1为本发明实施例所述的一种高线性度宽带射频衰减器示意图；
[0035]
图2为本发明实施例所述的一种高线性度宽带射频衰减器电路图。
[0036]
附图标记说明：
[0037]1‑
输入端；2
‑
输出端；3
‑
衰减组；31
‑
连接线一；32
‑
连接线二；4
‑
参考组；41
‑
连接线三；42
‑
连接线三；43
‑
线路一；44
‑
线路二；45
‑
线路三。
具体实施方式
[0038]
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
[0039]
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
[0040]
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是
两个元件内部的连通。对于本领域的普通技术人员而言，可以通过具体情况理解上述术语在本发明中的具体含义。
[0041]
下面将参考附图并结合实施例来详细说明本发明。
[0042]
如图1、图2所示，一种高线性度宽带射频衰减器是一种七位衰减器，包括第一衰减单元、第二衰减单元、第三衰减单元、第四衰减单元、第五衰减单元、第六衰减单元、第七衰减单元。
[0043]
所述第一衰减单元的第一端为七位衰减器的输入端，第二端与第二衰减单元的第一端相连；
[0044]
所述第二衰减单元的第一端与第一衰减单元的第二端相连，第二端与第三衰减单元的第一端相连；
[0045]
所述第三衰减单元的第一端与第二衰减单元的第二端相连，第二端与第四衰减单元的第一端相连；
[0046]
所述第四衰减单元的第一端与第三衰减单元的第二端相连，第二端与第五衰减单元的第一端相连；
[0047]
所述第五衰减单元的第一端与第四衰减单元的第二端相连，第二端与第六衰减单元的第一端相连；
[0048]
所述第六衰减单元的第一端与第五衰减单元的第二端相连，第二端与第七衰减单元的第一端相连；
[0049]
所述第七衰减单元的第一端与第六衰减单元的第二端相连，第二端为衰减器的输出端；
[0050]
所述的第一衰减单元、第二衰减单元、第三衰减单元、第四衰减单元、第五衰减单元、第六衰减单元、第七衰减单元结构相同，均包括第一晶体管q1、第二晶体管q2、第三晶体管q3、第四晶体管q4、第五晶体管q5、第六晶体管q6、第七晶体管q7、第八晶体管q8、第一电阻r1、第二电阻r2、第三电阻r3、第四电阻r4、第五电阻r5、第六电阻r6、第七电阻r7、第八电阻r8、第九电阻r9、第十电阻r10、第十一电阻r11、第十二电阻r12、第十三电阻r13、第十四电阻r14、第十五电阻r15、第十六电阻r16、第十七电阻r17、第一电容c1、第二电容c2、第三电容c3、第四电容c4；
[0051]
所述衰减单元第一端与第一晶体管q1的源端、第15电阻第一端，第一电容第一端相连，所述第一晶体管q1的栅端与第一电阻r1的第一端相连，所述第一晶体管q1的漏端与第二晶体管q2的源端、第九电阻r9的第一端、第一电容c1的第二段相连，所述第二晶体管q2的栅端与第二电阻r2的第一端相连，所述第二晶体管q2的漏端与第三晶体管q3的源端和第十电阻r10的第一端相连，所述第三晶体管q3的栅端与第三电阻r3的第一端相连，所述第三晶体管q3的漏端与第四晶体管q4的源端、第十一电阻r11的第一端、第二电容c2的第一端相连，所述第四晶体管q4的栅端与第四电阻r4的第一端相连，所述第四晶体管q4的漏端与第二电容的第二端、第十六电阻r16的第一端、衰减单元的输出端相连，所述第十五电阻r15的第二端与第十六电阻r16的第二端、第十七电阻r17的第一端相连，所述第十七电阻r17的第二端与第五晶体管q5的漏端、第三电容c3的第一端相连，所述第五晶体管q5的栅端与第五电阻r5的第一端相连，所述第五晶体管q5的源端与第六晶体管q6的漏端、第十二电阻r12的第一端、第三电容q3的第二端相连，所述第六晶体管q6的栅端与第六电阻r6的第一端相连，
所述第六晶体管q6的源端与第七晶体管q7的漏端和第十三电阻r13的第一端相连，所述第七晶体管q7的栅端与第七电阻r7的第一端相连，所述第七晶体管q7的源端与第八晶体管q8的漏端、第十四电阻r14的第一端相连第四电容c4的第一端相连，所述第八晶体管q8的栅端与第八电阻r8的第一端相连，所述第八晶体管q8的源端与第四电容c4的第二端、地相连，所述第一电阻r1的第二端、第二电阻r2的第二端、第三电阻r3的第二端、第四电阻r4的第二端、第十二电阻r12的第二端、第十三电阻r13的第二端、第十四电阻r14的第二端与数字控制电平vs相连，所述第五电阻r5的第二端、第六电阻r6的第二端、第七电阻r7的第二端、第八电阻r8的第二端、第九电阻r9的第二端、第十电阻r10的第二端、第十一电阻r11的第二端与数字控制电平vp相连。
[0052]
本技术根据设计指标和应用场景，优化选择各器件的参数值；
[0053]
1.晶体管数目确定，所述衰减单元的第一端到第二端串联的晶体管数目(本技术中以第一晶体管q1、第二晶体管q2、第三晶体管q3、第四晶体管q4一共四个晶体管为例进行阐述)和所述第十七电阻的第二端到地之间串联的晶体管数目(本技术中以第五晶体管q5、第六晶体管q6、第七晶体管q7、第八晶体管q8一共四个晶体管为例进行阐述)根据衰减单元需要实现的线性度要求确定，
[0054]
每个晶体管源漏可承受的电压为v，n个串联晶体管的支路的耐压值为nv，在所述衰减单元输入端和输出端都连接50欧姆匹配负载时，衰减的单元输入1db压缩点ip1db＞10lg[(nv)2×
10]。
[0055]
2.晶体管总栅宽确定，所述第一晶体管q1总栅宽、第二晶体管q2总栅宽、第3晶体管q3总栅宽、第四晶体管q4总栅宽、第五晶体管q5总栅宽、第六晶体管q6总栅宽、第七晶体管q7总栅宽、第八晶体管q8总栅宽均综合考虑成本及参考态插损越小越好的要求来折中确定，晶体管总栅宽越大，参考态插损越小，晶体管总栅宽越小，成本越小。
[0056]
参考态：衰减组晶体管q1
‑
q4打开，参考组q5
‑
q8关断，射频信号输入衰减器以后，经过q1
‑
q4再输出衰减器。
[0057]
参考态插损：衰减器工作在参考态时的插入损耗。
[0058]
3.所述第十五电阻r15阻值、第十六电阻r16阻值、第十七电阻r17阻值均根据衰减单元要实现的衰减值l确定，在所述衰减单元输入端1和输出端2均连接50欧姆匹配负载时，其阻值计算公式如下：
[0059][0060]
4.所述第一电阻r1阻值、第二电阻r2阻值、第三电阻r3阻值、第四电阻r4阻值、第五电阻r5阻值、第六电阻r6阻值、第七电阻r7阻值、第八电阻r8阻值、第九电阻r9阻值、第10电阻r10阻值、第十一电阻r11阻值、第十二电阻r12阻值、第十三电阻r13阻值、第十四电阻r14阻值、第一电容c1的值、第二电容c2的值、第三电容c3的值、第四电容c4的值均根据衰减器的状态切换时间确定，电阻与电容的值越大，状态切换时间将越长。
[0061]
如图2所示，当vs为高电位，vp为低电位，晶体管q1
‑
q4导通，q5
‑
q6关断，衰减单元工作在参考态；
[0062]
当vp为高电位，vs为低电位，晶体管q1
‑
q4关断，q5
‑
q6导通，衰减单元工作在衰减态。
[0063]
当衰减单元工作在参考态，第六晶体管q6和第七晶体管q7的栅极电位为低电位，源级和漏极电位为高电位，形成等效负偏压偏置；
[0064]
当衰减器工作在衰减态，第二晶体管q2和第三晶体管q3的栅极电位为低电位，源级和漏极电位为高电位，形成等效负偏压偏置，
[0065]
因此本技术所提出的衰减器可以在没有负压的情况下依靠等效负偏压偏置实现高线性度性能。
[0066]
晶体管q1
‑
q4和晶体管q5
‑
q8的串联结构使晶体管的源漏寄生电容在高频时对电路性能的恶化有所降低，提升了衰减器的带宽性能。
[0067]
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。