框架式能源管理型智能控制器的制作方法

1.本实用新型涉及一种低压框架断路器的技术领域，更具地说，涉及一种框架式能源管理型智能控制器。


背景技术：

2.随着我国工业、农业、现代国防工业的高速发展，对电力设备的数量和质量提出了更高的要求，尤其应用于非线性负荷的智能型框架断路器（acb）、智能型塑壳断路器（mccb）、智能型双电源自动切换装置（ats）、智能型无功功率补偿装置、智能型电动机保护器、软起动器、变频调速装置、智能型数字仪表系列等各类嵌入单片计算机、数字信号处理芯片（dsp）的智能电器，其传感器信号为毫伏至伏级，但要求在各种非线性、冲击性和各种谐波、不平衡性条件下可靠工作，在这种恶劣条件下运行，如何排除各种电磁干扰、提高智能电器的可靠性、可用性、可维性是智能电器设计者们不可推卸的重任。谐波的存在使常规检测保护产生巨大偏差。因此能源管理型控制器就成为必然，有利于对电网质量的了解、分析、采取必要措施提高电网质量，同时提高保护检测精度，保证人民财产安全。
3.能源管理型控制器运用高速dsp芯片，进行对接入断路器电能的电流信号，电压信号及各种辅助信号进行实时处理，实现过载长，短延时，瞬时，接地故障等四段保护功能，同时具有有功、无功、功率因数、频率、电能、实时时钟、谐波测量、无线通讯、故障波形录制、脱扣次数记录查询及过欠频保护、逆功率保护等功能。能够实现本地故障监测和保护、远程集中监控和管理、能效管理及数据分析、故障原因分析等多种功能。同时运用专用电能芯片提高测量精度。


技术实现要素：

4.本实用新型为了克服现有技术中存在的上述技术问题，现提供具有测量精度高和稳定性强等优点的一种框架式能源管理型智能控制器。
5.本实用新型的一种框架式能源管理型智能控制器，包括采样电路1、基准电路2、数字信号处理器芯片u1、电能计量芯片u2、通讯接口芯片u7、键盘接口芯片u10、lcd显示芯片u6、区域连锁芯片u5、控制接口芯片u4、稳压电源芯片u3、模拟电源模块m1、开关电源模块m2和网关芯片u8，所述的采样电路1包括电流采集电路3、电压采集电路4和低通滤波放大电路5，所述的电流采集电路3的一号输出端与电能计量芯片u2的输入端电性连接，所述的电流采集电路3的二号输出端和电压采集电路4的输出端分别与低通滤波放大电路5的输入端电性连接，所述的电能计量芯片u2的输出端与数字信号处理器芯片u1的一号输入端电性连接，所述的低通滤波放大电路5的输出端与数字信号处理器芯片u1的二号输入端电性连接，所述的基准电路2的输出端与数字信号处理器芯片u1的三号输入端电性连接，所述的模拟电源模块m1的输出端与稳压电源芯片u3的一号输入端电性连接，所述的开关电源模块m2的输出端与稳压电源芯片u3的二号输入端电性连接，所述的稳压电源芯片u3的输出端与数字信号处理器芯片u1的四号输入端电性连接，所述的数字信号处理器芯片u1的一号输出端与
控制接口芯片u4的输入端电性连接，所述的数字信号处理器芯片u1的二号输出端与通讯接口芯片u7的输入端电性连接，所述的通讯接口芯片u7的输出端与网关芯片u8的输入端电性连接，所述的数字信号处理器芯片u1的三号输出端与键盘接口芯片u10的输入端电性连接，所述的数字信号处理器芯片u1的四号输出端与lcd显示芯片u6的输入端电性连接，所述的数字信号处理器芯片u1的五号输出端与区域连锁芯片u5的输入端电性连接。
6.本实用新型以高速数字信号处理器为核心，同时采用19位ad的专用电能芯片att7022eu，专用芯片对接入的电压、电流信号采样、处理、同时通过校准，可以得到0.5级精度电流、电压信号；1级精度有功、无功功率信号；精度满足gb/t22264.1仪表精度要求。同时运用单片机的快速处理能力，进行长、短、瞬、接地等各种保护；通过键盘输入和lcd显示的友好人机交互界面，实现参数整定、历史故障参数查询，故障波形捕捉查询、试验脱扣、运行参数，有功，无功，功率因数、畸变系数，谐波棒头实时显示、同时具有故障脱扣参数显示以及现场总线联网、多级区域联锁、中性极保护、负载监控、mcr等功能。
7.作为优选，所述的电流采集电路3包括电流互感器ct、电阻r1、电阻r2、电容c1、电容c2、二极管d1和二极管d2，所述的电流互感器ct的1引脚与电阻r1的一端电性连接，所述的电阻r1的另一端分别与电容c1的一端、二极管d1的负极、二极管d2的正极和电能计量芯片u2的1引脚电性连接，所述的电流互感器ct的2引脚与电阻r2的一端电性连接并接地，所述的电阻r2的另一端分别与电容c2的一端、二极管d1的正极、二极管d2的负极和电能计量芯片u2的2引脚电性连接，所述的电容c1的另一端和电容c2的另一端电性连接并接地。
8.作为优选，所述的电压采集电路4包括电压互感器pt、电阻r8、电阻r9、电阻r10、电容c9和电容c10，所述的电压互感器pt的1引脚分别与电阻r8的一端和电阻r9的一端电性连接，电阻r9的另一端分别与电容c9的一端和电能计量芯片u2的3引脚电性连接，所述的电压互感器pt的2引脚分别与电阻r8的另一端和电阻r10的一端电性连接并接地，电阻r10的另一端分别与电容c10的一端和电能计量芯片u2的4引脚电性连接，所述的电容c9的另一端和电容c10的另一端电性连接并接地。
9.作为优选，所述的低通滤波放大电路5包括运放芯片n2c、运放芯片n2d、电阻r28、电阻r29、电阻r30、电阻r31、电阻r32、电阻r33、电阻r34、电阻r35、电阻r36、电阻r37、电阻r38、电阻r39、电阻r40、电容c11、电容c12、电容c13、电容c14、电容c15、电容c16、电容c17、电容c18和二极管d3，所述的电阻r28的一端分别与电阻r33的一端和电容c11的一端电性连接，所述的电容c11的另一端接地，所述的电阻r28的另一端与电阻r29的一端电性连接，所述的电阻r29的另一端分别与电容c12的一端、电阻r30的一端和电阻r31的一端电性连接，所述的电容c12的另一端接地，所述的电阻r30的另一端分别与电容c14的一端、运放芯片n2c的3引脚和电容c16的一端电性连接，所述的阻r31的另一端分别与电容c14的另一端和运放芯片n2c的1引脚电性连接，所述的运放芯片n2c的2引脚接地，所述的电容c16的另一端分别与电阻r32的一端、电阻r37的一端和电阻r40的一端电性连接，所述的电阻r37的另一端接 3.5v，所述的电阻r40的另一端接地，所述的电阻r32的另一端分别与二极管d3的负极、电容c18的一端和数字信号处理器芯片u1的5引脚电性连接，所述的二极管d3的正极和电容c18的另一端分别接地，所述的电阻r33的另一端与电阻r34的一端电性连接，所述的电阻r34的另一端分别与电容c13的一端、电阻r35的一端和电阻r36的一端电性连接，所述的电容c13的另一端接地，所述的电阻r35的另一端分别与电容c15的一端、运放芯片n2d的3引
脚和电容c17的一端电性连接，所述的阻r36的另一端分别与电容c15的另一端和运放芯片n2d的1引脚电性连接，所述的运放芯片n2d的2引脚接地，所述的电容c17的另一端分别与电阻r38的一端、电阻r39的一端和数字信号处理器芯片u1的6引脚电性连接，所述的电阻r39的另一端接 3.5v，所述的电阻r38的另一端接地。
10.作为优选，所述的基准电路2包括电阻r41、电阻r42、电阻r43、极性电容c19、电容c20和晶闸管n1，所述的电阻r41的一端接 5v，所述的电阻r41的另一端分别与电阻r42的一端、晶闸管n1的1引脚、极性电容c19的正极、电容c20的一端和数字信号处理器芯片u1的7引脚电性连接，所述的电阻r42的另一端分别与电阻r43的一端和晶闸管n1的2引脚电性连接，所述的电阻r43的另一端分别与晶闸管n1的3引脚、极性电容c19的负极和电容c20的另一端电性连接并接地。
11.作为优选，所述的电能计量芯片u2的5引脚与数字信号处理器芯片u1的4引脚电性连接，所述的电能计量芯片u2的6引脚与数字信号处理器芯片u1的3引脚电性连接，所述的电能计量芯片u2的7引脚与数字信号处理器芯片u1的2引脚电性连接，所述的电能计量芯片u2的8引脚与数字信号处理器芯片u1的1引脚电性连接。
12.作为优选，所述的数字信号处理器芯片u1的8引脚与稳压电源芯片u3的1引脚电性连接，所述的稳压电源芯片u3的2引脚与模拟电源模块m1的输入端电性连接，所述的稳压电源芯片u3的3引脚与开关电源模块m2的输入端电性连接，所述的数字信号处理器芯片u1的9引脚与控制接口芯片u4的1引脚电性连接，所述的数字信号处理器芯片u1的10引脚与控制接口芯片u4的2引脚电性连接，所述的数字信号处理器芯片u1的11引脚与控制接口芯片u4的3引脚电性连接，所述的数字信号处理器芯片u1的12引脚与区域连锁芯片u5的1引脚电性连接，所述的数字信号处理器芯片u1的13引脚与区域连锁芯片u5的2引脚电性连接，所述的数字信号处理器芯片u1的14引脚与区域连锁芯片u5的3引脚电性连接，所述的数字信号处理器芯片u1的15引脚与区域连锁芯片u5的4引脚电性连接，所述的数字信号处理器芯片u1的16引脚与lcd显示芯片u6的1引脚电性连接，所述的数字信号处理器芯片u1的17引脚与lcd显示芯片u6的2引脚电性连接，所述的数字信号处理器芯片u1的18引脚与lcd显示芯片u6的3引脚电性连接，所述的数字信号处理器芯片u1的19引脚与lcd显示芯片u6的4引脚电性连接，所述的数字信号处理器芯片u1的20引脚与通讯接口芯片u7的1引脚电性连接，所述的数字信号处理器芯片u1的21引脚与通讯接口芯片u7的2引脚电性连接，所述的数字信号处理器芯片u1的22引脚与通讯接口芯片u7的3引脚电性连接，所述的通讯接口芯片u7的6引脚与网关芯片u8的1引脚电性连接，所述的通讯接口芯片u7的5引脚与网关芯片u8的2引脚电性连接，所述的通讯接口芯片u7的4引脚与网关芯片u8的3引脚电性连接，所述的数字信号处理器芯片u1的23引脚与键盘接口芯片u10的1引脚电性连接，所述的数字信号处理器芯片u1的24引脚与键盘接口芯片u10的2引脚电性连接，所述的数字信号处理器芯片u1的25引脚与键盘接口芯片u10的3引脚电性连接，所述的数字信号处理器芯片u1的26引脚与键盘接口芯片u10的4引脚电性连接。
13.本实用新型的数字信号处理器芯片u1采用microchip公司的高性能数字信号处理器（dsp）dsp30f6014，电能计量芯片u2采用att7022。
14.本实用新型具有以下有益效果：具有覆盖广，连接多，速率快、成本低，功耗低，架构优。
附图说明
15.附图1为本实用新型的结构框图。
16.附图2为本实用新型的原理图。
17.附图3为本实用新型的电流采集电路的原理图。
18.附图4为本实用新型的电压采集电路的原理图。
19.附图5为本实用新型的低通滤波放大电路的原理图。
20.采样电路1，基准电路2，电流采集电路3，电压采集电路4，低通滤波放大电路5。
具体实施方式
21.下面通过实施例，并结合附图，对本实用新型的技术方案作进一步具体的说明。
22.实施例：根据附图1、附图2、附图3、附图4和附图5进行进一步说明，本例的一种框架式能源管理型智能控制器，包括采样电路1、基准电路2、数字信号处理器芯片u1、电能计量芯片u2、通讯接口芯片u7、键盘接口芯片u10、lcd显示芯片u6、区域连锁芯片u5、控制接口芯片u4、稳压电源芯片u3、模拟电源模块m1、开关电源模块m2和网关芯片u8，所述的采样电路1包括电流采集电路3、电压采集电路4和低通滤波放大电路5，所述的电流采集电路3的一号输出端与电能计量芯片u2的输入端电性连接，所述的电流采集电路3的二号输出端和电压采集电路4的输出端分别与低通滤波放大电路5的输入端电性连接，所述的电能计量芯片u2的输出端与数字信号处理器芯片u1的一号输入端电性连接，所述的低通滤波放大电路5的输出端与数字信号处理器芯片u1的二号输入端电性连接，所述的基准电路2的输出端与数字信号处理器芯片u1的三号输入端电性连接，所述的模拟电源模块m1的输出端与稳压电源芯片u3的一号输入端电性连接，所述的开关电源模块m2的输出端与稳压电源芯片u3的二号输入端电性连接，所述的稳压电源芯片u3的输出端与数字信号处理器芯片u1的四号输入端电性连接，所述的数字信号处理器芯片u1的一号输出端与控制接口芯片u4的输入端电性连接，所述的数字信号处理器芯片u1的二号输出端与通讯接口芯片u7的输入端电性连接，所述的通讯接口芯片u7的输出端与网关芯片u8的输入端电性连接，所述的数字信号处理器芯片u1的三号输出端与键盘接口芯片u10的输入端电性连接，所述的数字信号处理器芯片u1的四号输出端与lcd显示芯片u6的输入端电性连接，所述的数字信号处理器芯片u1的五号输出端与区域连锁芯片u5的输入端电性连接。
23.所述的电流采集电路3包括电流互感器ct、电阻r1、电阻r2、电容c1、电容c2、二极管d1和二极管d2，所述的电流互感器ct的1引脚与电阻r1的一端电性连接，所述的电阻r1的另一端分别与电容c1的一端、二极管d1的负极、二极管d2的正极和电能计量芯片u2的1引脚电性连接，所述的电流互感器ct的2引脚与电阻r2的一端电性连接并接地，所述的电阻r2的另一端分别与电容c2的一端、二极管d1的正极、二极管d2的负极和电能计量芯片u2的2引脚电性连接，所述的电容c1的另一端和电容c2的另一端电性连接并接地。
24.所述的电压采集电路4包括电压互感器pt、电阻r8、电阻r9、电阻r10、电容c9和电容c10，所述的电压互感器pt的1引脚分别与电阻r8的一端和电阻r9的一端电性连接，电阻r9的另一端分别与电容c9的一端和电能计量芯片u2的3引脚电性连接，所述的电压互感器pt的2引脚分别与电阻r8的另一端和电阻r10的一端电性连接并接地，电阻r10的另一端分别与电容c10的一端和电能计量芯片u2的4引脚电性连接，所述的电容c9的另一端和电容
c10的另一端电性连接并接地。
25.所述的低通滤波放大电路5包括运放芯片n2c、运放芯片n2d、电阻r28、电阻r29、电阻r30、电阻r31、电阻r32、电阻r33、电阻r34、电阻r35、电阻r36、电阻r37、电阻r38、电阻r39、电阻r40、电容c11、电容c12、电容c13、电容c14、电容c15、电容c16、电容c17、电容c18和二极管d3，所述的电阻r28的一端分别与电阻r33的一端和电容c11的一端电性连接，所述的电容c11的另一端接地，所述的电阻r28的另一端与电阻r29的一端电性连接，所述的电阻r29的另一端分别与电容c12的一端、电阻r30的一端和电阻r31的一端电性连接，所述的电容c12的另一端接地，所述的电阻r30的另一端分别与电容c14的一端、运放芯片n2c的3引脚和电容c16的一端电性连接，所述的阻r31的另一端分别与电容c14的另一端和运放芯片n2c的1引脚电性连接，所述的运放芯片n2c的2引脚接地，所述的电容c16的另一端分别与电阻r32的一端、电阻r37的一端和电阻r40的一端电性连接，所述的电阻r37的另一端接 3.5v，所述的电阻r40的另一端接地，所述的电阻r32的另一端分别与二极管d3的负极、电容c18的一端和数字信号处理器芯片u1的5引脚电性连接，所述的二极管d3的正极和电容c18的另一端分别接地，所述的电阻r33的另一端与电阻r34的一端电性连接，所述的电阻r34的另一端分别与电容c13的一端、电阻r35的一端和电阻r36的一端电性连接，所述的电容c13的另一端接地，所述的电阻r35的另一端分别与电容c15的一端、运放芯片n2d的3引脚和电容c17的一端电性连接，所述的阻r36的另一端分别与电容c15的另一端和运放芯片n2d的1引脚电性连接，所述的运放芯片n2d的2引脚接地，所述的电容c17的另一端分别与电阻r38的一端、电阻r39的一端和数字信号处理器芯片u1的6引脚电性连接，所述的电阻r39的另一端接 3.5v，所述的电阻r38的另一端接地。
26.所述的基准电路2包括电阻r41、电阻r42、电阻r43、极性电容c19、电容c20和晶闸管n1，所述的电阻r41的一端接 5v，所述的电阻r41的另一端分别与电阻r42的一端、晶闸管n1的1引脚、极性电容c19的正极、电容c20的一端和数字信号处理器芯片u1的7引脚电性连接，所述的电阻r42的另一端分别与电阻r43的一端和晶闸管n1的2引脚电性连接，所述的电阻r43的另一端分别与晶闸管n1的3引脚、极性电容c19的负极和电容c20的另一端电性连接并接地。
27.所述的电能计量芯片u2的5引脚与数字信号处理器芯片u1的4引脚电性连接，所述的电能计量芯片u2的6引脚与数字信号处理器芯片u1的3引脚电性连接，所述的电能计量芯片u2的7引脚与数字信号处理器芯片u1的2引脚电性连接，所述的电能计量芯片u2的8引脚与数字信号处理器芯片u1的1引脚电性连接。
28.所述的数字信号处理器芯片u1的8引脚与稳压电源芯片u3的1引脚电性连接，所述的稳压电源芯片u3的2引脚与模拟电源模块m1的输入端电性连接，所述的稳压电源芯片u3的3引脚与开关电源模块m2的输入端电性连接，所述的数字信号处理器芯片u1的9引脚与控制接口芯片u4的1引脚电性连接，所述的数字信号处理器芯片u1的10引脚与控制接口芯片u4的2引脚电性连接，所述的数字信号处理器芯片u1的11引脚与控制接口芯片u4的3引脚电性连接，所述的数字信号处理器芯片u1的12引脚与区域连锁芯片u5的1引脚电性连接，所述的数字信号处理器芯片u1的13引脚与区域连锁芯片u5的2引脚电性连接，所述的数字信号处理器芯片u1的14引脚与区域连锁芯片u5的3引脚电性连接，所述的数字信号处理器芯片u1的15引脚与区域连锁芯片u5的4引脚电性连接，所述的数字信号处理器芯片u1的16引脚
与lcd显示芯片u6的1引脚电性连接，所述的数字信号处理器芯片u1的17引脚与lcd显示芯片u6的2引脚电性连接，所述的数字信号处理器芯片u1的18引脚与lcd显示芯片u6的3引脚电性连接，所述的数字信号处理器芯片u1的19引脚与lcd显示芯片u6的4引脚电性连接，所述的数字信号处理器芯片u1的20引脚与通讯接口芯片u7的1引脚电性连接，所述的数字信号处理器芯片u1的21引脚与通讯接口芯片u7的2引脚电性连接，所述的数字信号处理器芯片u1的22引脚与通讯接口芯片u7的3引脚电性连接，所述的通讯接口芯片u7的6引脚与网关芯片u8的1引脚电性连接，所述的通讯接口芯片u7的5引脚与网关芯片u8的2引脚电性连接，所述的通讯接口芯片u7的4引脚与网关芯片u8的3引脚电性连接，所述的数字信号处理器芯片u1的23引脚与键盘接口芯片u10的1引脚电性连接，所述的数字信号处理器芯片u1的24引脚与键盘接口芯片u10的2引脚电性连接，所述的数字信号处理器芯片u1的25引脚与键盘接口芯片u10的3引脚电性连接，所述的数字信号处理器芯片u1的26引脚与键盘接口芯片u10的4引脚电性连接。
29.以上所述仅为本实用新型的具体实施例，但本实用新型的结构特征并不局限于此，任何本领域的技术人员在本实用新型的领域内，所作的变化或修饰皆涵盖在本实用新型的专利范围之中。