半导体器件及其形成方法与流程

技术特征：
1.一种形成半导体器件的方法，包括：形成延伸到半导体衬底中的隔离区；形成突出高于所述隔离区的顶表面的半导体鳍；在所述半导体鳍上形成栅极堆叠；在所述栅极堆叠的侧壁上形成栅极间隔件；使所述半导体鳍凹进以形成凹部；执行第一外延工艺以在所述凹部中生长第一外延半导体层，其中，所述第一外延半导体层具有第一掺杂剂浓度；以及执行第二外延工艺以生长延伸到所述凹部中的嵌入式应力源，其中，所述嵌入式应力源具有比所述第一掺杂剂浓度高的第二掺杂剂浓度，并且其中，所述嵌入式应力源包括：顶部，高于所述半导体鳍的顶表面，其中，所述顶部具有与所述栅极间隔件的第二侧壁接触的第一侧壁，并且所述侧壁具有与所述半导体鳍的所述顶表面齐平的底端；和底部，低于所述半导体鳍的所述顶表面。2.根据权利要求1所述的方法，还包括：在所述第一外延工艺之后，在所述第一外延半导体层上执行蚀刻工艺。3.根据权利要求2所述的方法，其中，使用包括蚀刻气体和硅烷的工艺气体来执行所述蚀刻工艺。4.根据权利要求3所述的方法，其中，在添加所述蚀刻气体的情况下执行所述第一外延工艺。5.根据权利要求1所述的方法，其中，在第二外延工艺开始的时间处，所述第一外延半导体层的最顶端接触所述半导体鳍的顶角并与所述半导体鳍的顶角齐平，并且所述嵌入式应力源从所述最顶端开始向上生长以形成所述第一侧壁。6.根据权利要求1所述的方法，其中，所述嵌入式应力源具有v形底表面和v形顶表面。7.根据权利要求1所述的方法，还包括：在所述第二外延工艺之后，执行第三外延工艺以在所述嵌入式应力源上方生长第二外延半导体层；以及形成位于所述嵌入式应力源上方并与所述嵌入式应力源接触的硅化物区。8.根据权利要求1所述的方法，还包括：在所述第一外延工艺之前，执行附加的外延工艺以在所述凹部中沉积第二外延半导体层，其中，所述第一外延半导体层和所述第二外延半导体层均具有连接至所述半导体鳍的顶端的最顶端。9.一种半导体器件，包括：半导体衬底；隔离区，延伸到所述半导体衬底中；半导体鳍，突出高于所述隔离区的顶表面；栅极堆叠，位于所述半导体鳍的顶表面和侧壁上；以及源极/漏极区，位于所述半导体鳍的侧面上，其中，所述源极/漏极区包括：第一半导体层，具有第一掺杂剂浓度；和嵌入式应力源，位于所述第一半导体层上方并与所述第一半导体层接触，其中，所述嵌入式应力源具有比所述第一掺杂剂浓度高的第二掺杂剂浓度，并且其中，所述嵌入式应力
源具有高于所述半导体鳍的所述顶表面的上部和低于所述半导体鳍的所述顶表面的下部。10.一种器件，包括：半导体鳍；栅极堆叠，位于所述半导体鳍上；以及源极/漏极区，位于所述半导体鳍的侧面上，其中，所述源极/漏极区包括嵌入式应力源，所述嵌入式应力源包括：v形底表面，其中，所述v形底表面的顶端与所述半导体鳍的顶表面处于相同水平；和v形顶表面，其中，所述v形顶表面的第一部分高于所述半导体鳍的所述顶表面，并且所述v形顶表面的第二部分低于所述半导体鳍的所述顶表面。

技术总结
本发明的实施例提供了半导体器件及形成半导体器件的方法。该方法包括：形成半导体鳍；在半导体鳍上形成栅极堆叠；以及在栅极堆叠的侧壁上形成栅极间隔件。方法还包括使半导体鳍凹进以形成凹部，执行第一外延工艺以在凹部中生长第一外延半导体层，其中第一外延半导体层，以及执行第二外延工艺以生长延伸到凹部中的嵌入式应力源。嵌入式应力源的顶部高于半导体鳍的顶表面，顶部具有与栅极间隔件的第二侧壁接触的第一侧壁，并且侧壁具有与半导体鳍的顶表面齐平的底端。嵌入式应力源的底部低于半导体鳍的顶表面。导体鳍的顶表面。导体鳍的顶表面。


技术研发人员：沙哈吉
受保护的技术使用者：台湾积体电路制造股份有限公司
技术研发日：2021.06.01
技术公布日：2021/12/7