半导体装置的制作方法

1.本发明涉及半导体装置，特别涉及反向导通型半导体装置。


背景技术：

2.在专利文献1中公开了反向导通半导体装置(rc
‑
igbt：reverse conducting insulated gate bipolar transistor)。反向导通半导体装置是在共通的半导体基板形成有igbt(绝缘栅型双极晶体管)和续流二极管(fwd：free wheeling diode)的半导体装置。专利文献1所公开的反向导通半导体装置在半导体基板的背面侧作为igbt的集电极形成有p型集电极层、作为fwd的阴极层形成有n型阴极层，半导体基板的背面电极具有alsi
‑
ti
‑
ni
‑
au或ti
‑
ni
‑
au的层叠构造。
3.专利文献1：日本专利第6319057号公报
4.电极的种类对金属接触性造成大的影响。例如，在背面电极为alsi的情况下，与p型半导体层的接触电阻低，得到良好的金属接触性，但与n型半导体层的接触电阻高，金属接触性低。另一方面，在背面电极为ti的情况下，与n型半导体层得到良好的金属接触性，但与p型半导体层的金属接触性低。
5.在专利文献1中，在背面电极的与半导体基板接触的部分为alsi的情况下，与n型半导体层的金属接触性低，在背面电极的与半导体基板接触的部分为ti的情况下，与p型半导体层的金属接触性低，在半导体基板的背面侧具有n型半导体层和p型半导体层的rc
‑
igbt中，存在半导体基板的背面侧的设计的自由度小这样的问题。


技术实现要素：

6.本发明就是为了解决上述那样的问题而提出的，其目的在于，提供提高了半导体基板的背面侧的设计自由度的半导体装置。
7.本发明涉及的半导体装置在共通的半导体基板形成有晶体管和二极管，其中，所述半导体基板具有：晶体管区域，其形成有所述晶体管；以及二极管区域，其形成有所述二极管，所述晶体管区域具有：第1导电型的第1半导体层，其设置于所述半导体基板的第2主面侧；第2导电型的第2半导体层，其设置于所述第1半导体层之上；第1导电型的第3半导体层，其与所述第2半导体层相比设置于所述半导体基板的第1主面侧；第2导电型的第4半导体层，其设置于所述第3半导体层之上；栅极绝缘膜，其是与所述第4半导体层、所述第3半导体层及所述第2半导体层接触地形成的；栅极电极，其形成为隔着所述栅极绝缘膜与所述第3半导体层相对；电极，其与所述第4半导体层连接；以及第1电极，其与所述第1半导体层连接，所述二极管区域具有：第2导电型的第5半导体层，其设置于所述半导体基板的所述第2主面侧；所述第2半导体层，其设置于所述第5半导体层之上；所述第3半导体层；第1导电型的第6半导体层，其设置于所述第3半导体层之上；所述电极，其与所述第6半导体层连接；以及第2电极，其与所述第5半导体层连接，所述第1电极及所述第2电极由不同的材料构成。
8.发明的效果
9.通过由不同的材料构成晶体管区域的第2主面侧的第1电极、二极管区域的第2主面侧的第2电极，从而能够提高半导体基板的背面侧的设计的自由度。
附图说明
10.图1是表示rc
‑
igbt的结构的俯视图。
11.图2是表示rc
‑
igbt的结构的一个例子的剖视图。
12.图3是表示rc
‑
igbt的结构的一个例子的剖视图。
13.图4是表示实施方式1的rc
‑
igbt的结构的剖视图。
14.图5是表示实施方式1的rc
‑
igbt的制造工序的剖视图。
15.图6是表示实施方式1的rc
‑
igbt的制造工序的剖视图。
16.图7是表示实施方式1的rc
‑
igbt的制造工序的剖视图。
17.图8是表示实施方式1的rc
‑
igbt的制造工序的剖视图。
18.图9是表示实施方式1的rc
‑
igbt的制造工序的剖视图。
19.图10是表示实施方式1的rc
‑
igbt的制造工序的剖视图。
20.图11是表示实施方式1的rc
‑
igbt的制造工序的剖视图。
21.图12是表示实施方式1的rc
‑
igbt的制造工序的剖视图。
22.图13是表示实施方式1的rc
‑
igbt的制造工序的剖视图。
23.图14是表示实施方式1的rc
‑
igbt的制造工序的剖视图。
24.图15是表示实施方式1的rc
‑
igbt的变形例的结构的剖视图。
25.图16是表示实施方式2的rc
‑
igbt的结构的剖视图。
26.图17是表示实施方式3的rc
‑
igbt的结构的剖视图。
27.图18是表示实施方式4的rc
‑
igbt的结构的剖视图。
28.图19是表示实施方式5的rc
‑
igbt的结构的剖视图。
29.图20是表示实施方式6的rc
‑
igbt的结构的剖视图。
30.图21是表示实施方式7的rc
‑
igbt的结构的剖视图。
31.图22是表示实施方式8的rc
‑
igbt的结构的剖视图。
32.图23是表示实施方式9的rc
‑
igbt的结构的剖视图。
具体实施方式
33.<前言>
34.在说明实施方式前，说明由rc
‑
igbt的半导体基板的背面侧的设计自由度小引起的现象。此外，在下面的说明中，关于杂质的导电型，将p型设为“第1导电型”，将与p型相反导电型的n型设为“第2导电型”，但也可以是其相反的定义。另外，将杂质浓度的大小表示为n型、n

型、n
‑
型、p型、p

型、p
‑
型，但其表示与n型相比n

型的杂质浓度比n型高，n
‑
型的杂质浓度比n型低，表示与p型相比p

型的杂质浓度比p型高，p
‑
型的杂质浓度比p型低。
35.另外，附图只是示意性地表示的，在不同的附图各自示出的图像的尺寸及位置的相互关系未必是准确地记载的，能够进行适当变更。另外，在下面的说明中，对相同的结构要素标注相同的标号而进行图示，它们的名称及功能也相同。因此，有时会省略对它们的详细的说明。
36.另外，在下面的说明中，有时使用“上”、“下”、“侧”、“表”及“背”等表示特定的位置及方向的术语，这些术语只是为了容易对实施方式的内容进行理解，出于方便而使用的，与实际实施时的方向没有关系。另外，下面，“外侧”是朝向半导体装置的外周的方向，“内侧”是与“外侧”相反的方向。
37.图1是rc
‑
igbt(reverse conducting igbt)的俯视图的一个例子。图1所示的平面构造是条带状地排列设置有igbt区域33(晶体管区域)和二极管区域32(二极管区域)，能够简称为“条纹型”。此外，平面结构在之后说明的全部实施方式中也与图1相同。
38.如图1所示，rc
‑
igbt设置于俯视形状为四边形状的半导体基板sb之上，沿半导体基板sb的中央部的有源区域ar的外周部设置有栅极配线区域34。有源区域ar的外周部的栅极配线区域34的外侧为末端区域31。
39.在有源区域ar内设置有与外周部的栅极配线区域34接触的栅极焊盘区域35、从栅极焊盘区域35延伸而在俯视观察时横穿有源区域ar的栅极配线区域34。有源区域ar内的栅极配线区域34的延伸方向为条带状的igbt区域33和二极管区域32的排列方向，栅极配线区域34的延伸方向的一端与栅极焊盘区域35连接，另一端与外周部的栅极配线区域34连接。
40.作为rc
‑
igbt 90的剖视图，在图2中示出图1所示的a
‑
a线处的矢向剖面。如图2所示，rc
‑
igbt 90具有例如由硅基板等半导体基板sb构成的n
‑
型漂移层7(第2半导体层)。在图2中，半导体基板sb是从n

型源极层3(第4半导体层)及p

型接触层4(第6半导体层)至p

型集电极层9(第1导电型)及n

型阴极层10(第5半导体层)为止的范围。在图2中，将n

型源极层3及p

型接触层4的纸面上端称为半导体基板sb的第1主面，将p

型集电极层9及n

型阴极层10的纸面下端称为半导体基板sb的第2主面。半导体基板sb的第1主面为rc
‑
igbt 90的表面侧的主面，半导体基板sb的第2主面为rc
‑
igbt 90的背面侧的主面。
41.如图2所示，在igbt区域及二极管区域，在n
‑
型漂移层7的第1主面侧设置有n型杂质的浓度比n
‑
型漂移层7高的n型载流子积蓄层6。通过设置n型载流子积蓄层6，能够降低在igbt区域流动电流时的通电损耗。也可以将n型载流子积蓄层6和n
‑
型漂移层7合并称为漂移层。
42.与n型载流子积蓄层6相比在第1主面侧设置有p型基极层5(第3半导体层)。p型基极层5与沟槽栅极tg的栅极沟槽绝缘膜15接触。与p型基极层5相比在第1主面侧，以与沟槽栅极tg的栅极沟槽绝缘膜15接触的方式设置有n

型源极层3。另外，在二极管区域，替代n

型源极层3，以与哑沟槽栅极dtg的哑沟槽绝缘膜151接触的方式设置有p

型接触层4。
43.n

型源极层3及p

型接触层4构成半导体基板sb的第1主面。此外，p

型接触层4为p型杂质的浓度比p型基极层5高的区域，在需要区分p

型接触层4和p型基极层5的情况下可以对它们各自单独地进行称呼，也可以将p

型接触层4和p型基极层5合并称为p型基极层。
44.另外，如图2所示，在栅极配线区域及末端区域，在n
‑
型漂移层7的第1主面侧的上层部设置有p型末端阱层12。p型末端阱层12设置为将包含igbt区域及二极管区域的有源区域包围。p型末端阱层12构成为，多个环被设置为同心状，p型末端阱层12的配设数量是根据rc
‑
igbt 90的耐压设计而适当选择的。另外，在p型末端阱层12的更外周侧设置有n

型沟道截断层13，n

型沟道截断层13包围p型末端阱层12。
45.另外，在igbt区域、二极管区域、栅极配线区域及末端区域，在n
‑
型漂移层7的第2主面侧设置有n型杂质的浓度比n
‑
型漂移层7高的n型缓冲层8(第2半导体层)。n型缓冲层8
是为了对在rc
‑
igbt90成为断开状态时，从p型基极层5向第2主面侧延伸的耗尽层击穿进行抑制而设置的。此外，也可以将n型缓冲层8和n
‑
型漂移层7合并称为漂移层。
46.另外，在igbt区域、栅极配线区域及末端区域，在n
‑
型漂移层7和半导体基板sb的第2主面之间设置有p

型集电极层9。
47.在二极管区域，在n
‑
型漂移层7和半导体基板sb的第2主面之间设置有n

型阴极层10。
48.接着，对沟槽栅极tg及哑沟槽栅极dtg进行说明。如图2所示，形成有从半导体基板sb的第1主面贯穿p型基极层5而到达n
‑
型漂移层7的多个沟槽。通过在沟槽内隔着栅极沟槽绝缘膜15(栅极绝缘膜)设置栅极沟槽电极16(栅极电极)，从而构成沟槽栅极tg。栅极沟槽电极16隔着栅极沟槽绝缘膜15与n
‑
型漂移层7相对。另外，通过在沟槽内隔着哑沟槽绝缘膜151设置哑沟槽电极161，从而构成哑沟槽栅极dtg。
49.哑沟槽电极161隔着哑沟槽绝缘膜151与n
‑
型漂移层7相对。沟槽栅极tg的栅极沟槽绝缘膜15与p型基极层5及n

型源极层3接触。如果将栅极驱动电压施加于栅极沟槽电极16，则在与沟槽栅极tg的栅极沟槽绝缘膜15接触的p型基极层5形成沟道。
50.如图2所示，在沟槽栅极tg的栅极沟槽电极16之上设置有层间绝缘膜14。在半导体基板sb的第1主面的没有设置层间绝缘膜14的区域之上及层间绝缘膜14之上形成有阻挡金属2。阻挡金属2例如可以是包含钛(ti)的导体，例如可以是氮化钛，可以是使钛和硅(si)合金化后的tisi。
51.如图2所示，阻挡金属2与n

型源极层3、p

型接触层4及哑沟槽电极161进行欧姆接触，与n

型源极层3、p

型接触层4及哑沟槽电极161电连接。在阻挡金属2之上设置表面电极1(电极)。表面电极1例如可以通过铝硅合金(alsi)等铝合金形成，也可以是在由铝合金形成的电极之上通过化学镀或电镀形成了镀膜的由多层金属膜构成的电极。通过化学镀或电镀形成的镀膜例如可以是镍(ni)镀膜。另外，在存在相邻的层间绝缘膜14间等微小的区域即表面电极1无法良好地埋入的区域的情况下，也可以将与表面电极1相比埋入性良好的钨配置于微小的区域，在钨之上设置表面电极1。此外，也可以不设置阻挡金属2，在n

型源极层3、p

型接触层4及哑沟槽栅极dtg之上设置表面电极1。另外，也可以仅在n

型源极层3等n型的半导体层之上设置阻挡金属2。可以将阻挡金属2和表面电极1合并称为发射极电极。
52.在半导体基板sb的第2主面之上设置有背面电极20(第1背面电极)。背面电极20从igbt区域及二极管区域至末端区域为止连续地一体形成。另一方面，在末端区域的半导体基板sb的第1主面之上设置从igbt区域及二极管区域连续的表面电极1、与表面电极1分离的末端电极11。
53.表面电极1和末端电极11经由半绝缘性膜17电连接。半绝缘性膜17例如可以是sinsin(semi
‑
insulating silicon nitride：半绝缘性硅氮化膜)。末端电极11与p型末端阱层12及n

型沟道截断层13经由在设置于末端区域的第1主面之上的层间绝缘膜14形成的接触孔电连接。另外，在末端区域以覆盖表面电极1、末端电极11及半绝缘性膜17的方式设置有末端保护膜18。末端保护膜18例如可以由聚酰亚胺形成。
54.如图2所示，就rc
‑
igbt 90而言，在igbt区域的半导体基板sb的第2主面的上层部设置有p

型集电极层9，在二极管区域的半导体基板sb的第2主面的上层部设置有n

型阴极层10。
55.另外，在栅极配线区域及末端区域，由于对将在半导体基板sb的第1主面侧形成的p

型接触层4作为阳极的寄生pn结二极管的动作进行抑制，因此在第2主面的上层部与igbt区域相同地设置有p

型集电极层9。
56.通常对于rc
‑
igbt，要求igbt的电流断路能力(rbsoa：reverse bias safe operating area)，对于二极管要求rrsoa(reverse recovery safe operation area)。
57.这里，当在末端区域的第2主面形成有p

型集电极层9等p型半导体层的情况下，对二极管的载流子注入效率大致为0，但对igbt的载流子注入效率变高，rbsoa降低。如果半导体基板sb的厚度变厚则由载流子的横向(平面方向)的扩散造成的影响变大，因此随着半导体基板sb的厚度变厚，该rbsoa的降低变得显著。即，随着耐压等级变高，该rbsoa的降低变得显著。
58.因此，对于igbt区域的p

型集电极层9等p型半导体层和二极管区域的n

型阴极层10，希望良好的金属接触性，相反，对于末端区域的p型半导体层，为了将对igbt的载流子注入效率设得低，希望低的金属接触性。
59.但是，如图2所示，由于背面电极20从igbt区域及二极管区域至末端区域为止连续地一体形成，因此难以通过igbt区域的p

型集电极层9、末端区域的p

型集电极层9来改变金属接触性，只能选择适于某一个的金属接触性。
60.这里，图3示出图1所示的b
‑
b线处的矢向剖视图。图3是二极管区域和igbt区域的边界部分的剖视图。如图3所示，在二极管区域和igbt区域的边界部分的igbt区域的端部也与其它igbt区域相同地存在n

型源极层3和p

型接触层4并存的区域，p

型接触层4(包含p型基极层5)作为阳极层而做出贡献，与n

型阴极层10之间形成寄生pn结二极管pd而使二极管区域的恢复损耗降低。作为用于对该寄生pn结二极管pd的动作进行抑制的方法，具有使igbt区域的p

型集电极层9延伸至二极管区域侧的方法，但具有二极管区域无法有效利用这样的问题。
61.<实施方式1>
62.<装置结构>
63.下面，对实施方式1涉及的rc
‑
igbt 100进行说明。此外，rc
‑
igbt 100的俯视图与图1相同，图4示出图1所示的a
‑
a线处的矢向剖面作为rc
‑
igbt 100的剖视图。此外，在图4中，对与使用图2说明过的rc
‑
igbt 90相同的结构标注相同的标号，省略重复的说明。如图4所示，rc
‑
igbt 100与图2所示的rc
‑
igbt 90的区别在于，在半导体基板sb的第2主面之上针对各个区域设置有不同的背面电极。
64.即，在igbt区域设置有背面电极20(第1电极)，在二极管区域设置有背面电极21(第2电极)，在栅极配线区域设置有背面电极22(第3背面电极)，在末端区域设置有背面电极23(第4背面电极)。
65.背面电极20为与igbt区域的p

型集电极层9欧姆连接的电极，背面电极21为与二极管区域的n

型阴极层10欧姆连接的电极。
66.背面电极20及21的材料选择用于实现各个区域所希望的载流子注入效率的材料。即，由于igbt区域的背面电极20和二极管区域的背面电极21使由接触电阻造成的损耗降低，因此分别选择与p

型集电极层9及n

型阴极层10进行欧姆连接的材料。
67.作为与p型半导体层进行欧姆连接、与n型半导体层进行肖特基连接的材料，背面
电极20例如由al、alsi、ni、tisi2、ptsi2、ptsi、mo(钼)等形成。
68.作为与p型半导体层进行肖特基连接、与n型半导体层进行欧姆连接的材料，背面电极21例如由ti、mosi2等形成。
69.背面电极22为连接于栅极配线区域的p

型集电极层9的电极，背面电极23为连接于末端区域的p

型集电极层9的电极。
70.就背面电极22及23的材料而言，为了降低来自设置它们的区域的背面的载流子注入效率而选择进行肖特基连接的材料。
71.作为与p

型集电极层9进行肖特基连接的材料，背面电极21及22例如由ti、mosi2等形成。
72.这样，rc
‑
igbt 100通过在半导体基板sb的第2主面之上，与区域相匹配地设置不同的背面电极，从而能够对寄生pn结二极管的动作进行抑制，对igbt及二极管的通电损耗的增加进行抑制，并且提高igbt的电流断路能力(rbsoa)及二极管的电流断路能力(rrsoa)。
73.<制造方法>
74.接着，使用按顺序示出制造工序的剖视图即图5～图14，对rc
‑
igbt 100的制造方法进行说明。
75.首先，如图5所示准备构成n
‑
型漂移层7的半导体基板bs。半导体基板bs例如可以使用通过fz(floating zone)法制作出的所谓的fz晶片或通过mcz(magnetic field applied czochralski)法制作出的所谓的mcz晶片，可以是包含n型杂质的n型晶片。
76.作为半导体基板bs例如使用电阻率(ρ)为250ω
·
cm，厚度为725μm的n型晶片。此外，在图5中，半导体基板bs的整体为n
‑
型漂移层7，但通过从这样的半导体基板bs的第1主面侧或第2主面侧注入p型或n型的杂质离子，之后，通过热处理等而使其在半导体基板bs内扩散，从而形成p型或n型的半导体层，得到rc
‑
igbt100的第1主面侧的结构。
77.在图6中示出如下状态的半导体基板bs，即，使用公知的制造方法在半导体基板bs的第1主面侧形成了igbt、二极管、栅极配线及末端区域的各半导体层、电极、绝缘膜、沟槽栅极及哑沟槽栅极等。
78.接着，在图7所示的工序中，通过研磨处理和湿蚀刻将半导体基板bs例如薄化至厚度300μm。
79.接着，在图8所示的工序中，从n
‑
型漂移层7的第2主面侧对n型杂质进行离子注入，形成n型缓冲层8。n型缓冲层8例如可以通过注入磷(p)离子而形成。另外，可以通过注入质子(h

)而形成。而且，可以通过注入质子和磷这两者而形成。之后，通过将激光照射至第2主面而进行激光退火，从而将磷或质子激活。
80.接着，在图9所示的工序中，通过照相制版(光刻)处理在n
‑
型漂移层7的第2主面之上形成抗蚀图案(未图示)，经由该抗蚀图案对p型杂质进行离子注入，形成p

型集电极层9。p

型集电极层9例如可以是注入硼(b)而形成的。在末端区域也形成p

型集电极层9。
81.之后，除去抗蚀图案，相同地通过照相制版处理形成抗蚀图案(未图示)，经由该抗蚀图案对n型杂质进行离子注入，形成n

型阴极层10。n

型阴极层10例如可以通过注入磷(p)而形成。
82.在除去抗蚀图案后，通过将激光照射至第2主面而进行激光退火，从而将硼及磷激
活。
83.接着，在图10所示的工序中，向在形成有p

型集电极层9及n

型阴极层10的n
‑
型漂移层7的第2主面之上，例如通过溅射法等形成alsi的背面电极20。
84.接着，在通过照相制版处理在背面电极20之上形成了仅在igbt区域残留抗蚀剂的抗蚀图案(未图示)后，例如通过干蚀刻，除去igbt区域之外的背面电极20，由此如图11所示，设为在igbt区域的p

型集电极层9之上形成了背面电极20的结构。
85.接着，在图12所示的工序中，向在igbt区域形成有背面电极20的状态下的n
‑
型漂移层7的第2主面之上，例如通过溅射法等形成ti的背面电极21。
86.接着，在通过照相制版处理在背面电极21之上形成了仅在二极管区域残留抗蚀剂的抗蚀图案(未图示)后，例如通过干蚀刻，除去二极管区域之外的背面电极21，由此如图13所示，设为在二极管区域的n

型阴极层10之上形成了背面电极21的结构。
87.接着，向在igbt区域形成了背面电极20、在二极管区域形成了背面电极21的状态下的n
‑
型漂移层7的第2主面之上，例如通过溅射法等形成ti的背面电极22。
88.接着，在通过照相制版处理在背面电极21之上形成了仅在栅极配线区域及末端区域残留抗蚀剂的抗蚀图案(未图示)后，例如通过干蚀刻，除去栅极配线区域及末端区域的背面电极22，由此如图14所示，设为在栅极配线区域及末端区域的p

型集电极层9之上形成了背面电极22的结构。
89.接着，向在igbt区域形成了背面电极20、在二极管区域形成了背面电极21且在栅极配线区域及末端区域形成了背面电极22的状态下的n
‑
型漂移层7的第2主面之上，例如通过溅射法等形成ti的背面电极23。
90.接着，在通过照相制版处理在背面电极23之上形成了仅在末端区域残留抗蚀剂的抗蚀图案(未图示)后，例如通过干蚀刻，除去igbt区域、二极管区域及栅极配线区域的背面电极23，由此得到图4所示的rc
‑
igbt 100。
91.此外，根据以上说明过的制造方法，背面电极20与p

型集电极层9进行欧姆连接，金属接触性良好。另外，背面电极21与n

型阴极层10进行欧姆连接，金属接触性良好。另一方面，背面电极22及23与p

型集电极层9进行肖特基连接，金属接触性低。
92.通过使igbt区域和二极管区域处的背面电极的金属接触性良好，能够对igbt及二极管的接通电阻的上升(通电损耗)进行抑制。另一方面，在栅极配线区域及末端区域，通过使金属接触性低，从而在igbt动作时，能够对来自背面的载流子(空穴)注入进行抑制，提高电流断路能力。
93.<变形例>
94.此外，在以上说明中，设为由ti形成背面电极22及背面电极23，但并不限于ti，也可以由mosi2形成背面电极22，由ti形成背面电极23，另外，还可以与此相反。
95.另外，如果由ti形成背面电极22及背面电极23，则能够通过与背面电极21同时形成，从而削减制造工序数量，对制造成本的增加进行抑制。
96.在图15中示出在二极管区域、栅极配线区域及末端区域形成了共通的背面电极21的rc
‑
igbt 101的结构。
97.<实施方式2>
98.下面，对实施方式2涉及的rc
‑
igbt 200进行说明。此外，rc
‑
igbt 200的俯视图与
图1相同，图16示出图1所示的a
‑
a线处的矢向剖面作为rc
‑
igbt 200的剖视图。此外，在图16中，对与使用图2说明过的rc
‑
igbt 90相同的结构标注相同的标号，省略重复的说明。
99.如图16所示，就rc
‑
igbt 200而言，成为在栅极配线区域与igbt区域相同地形成背面电极20，在末端区域形成了背面电极21的结构。在末端区域，背面电极21与p

型集电极层9进行肖特基连接，金属接触性低，但在栅极配线区域，背面电极20与p

型集电极层9进行欧姆连接，金属接触性良好，因此与实施方式1的rc
‑
igbt 100相比，对与栅极配线区域相邻的igbt区域的载流子注入效率高，载流子注入量大，能够降低igbt的接通电压。
100.如之前说明过那样，作为与p型半导体层进行欧姆连接、与n型半导体层进行肖特基连接的材料，背面电极20例如由al、alsi、ni、tisi2、ptsi2、ptsi、mo(钼)等形成。
101.作为与p型半导体层进行肖特基连接、与n型半导体层进行欧姆连接的材料，背面电极21例如由ti、mosi2等形成。
102.<实施方式3>
103.下面，对实施方式3涉及的rc
‑
igbt 300进行说明。此外，rc
‑
igbt 300的俯视图与图1相同，图17示出图1所示的a
‑
a线处的矢向剖面作为rc
‑
igbt 300的剖视图。此外，在图17中，对与使用图2说明过的rc
‑
igbt 90相同的结构标注相同的标号，省略重复的说明。
104.如图17所示，就rc
‑
igbt 300而言，成为在栅极配线区域和末端区域合起来的区域交替地配设有多个背面电极20和多个背面电极21的结构。
105.通过对栅极配线区域和末端区域合起来的区域处的多个背面电极20和多个背面电极21的俯视观察时的面积比率进行调整，从而与实施方式1的rc
‑
igbt 100相比，能够宽范围、自由地对栅极配线区域及末端区域的载流子注入效率进行调整。通过对背面的载流子注入效率进行调整，从而能够对igbt的接通电压上升与电流断路能力的折衷关系进行控制。此外，面积比率与rc
‑
igbt的额定值相匹配地适当决定即可。
106.如之前说明过那样，作为与p型半导体层进行欧姆连接、与n型半导体层进行肖特基连接的材料，背面电极20例如由al、alsi、ni、tisi2、ptsi2、ptsi、mo(钼)等形成。
107.作为与p型半导体层进行肖特基连接、与n型半导体层进行欧姆连接的材料，背面电极21例如由ti、mosi2等形成。
108.此外，在图17中，示出在栅极配线区域和末端区域合起来的区域交替地配设有多个背面电极20和多个背面电极21的结构，但也可以是仅在栅极配线区域或末端区域中的一者交替地配设有多个背面电极20和多个背面电极21，在另一者仅配设了背面电极20或背面电极21的结构。
109.<实施方式4>
110.下面，对实施方式4涉及的rc
‑
igbt 400进行说明。此外，rc
‑
igbt 400的俯视图与图1相同，图18示出图1所示的a
‑
a线处的矢向剖面作为rc
‑
igbt 400的剖视图。此外，在图18中，对与使用图2说明过的rc
‑
igbt 90相同的结构标注相同的标号，省略重复的说明。
111.如图18所示，就rc
‑
igbt 400而言，与实施方式3的rc
‑
igbt 300的相同点是在栅极配线区域和末端区域合起来的区域交替地配设有多个背面电极20和多个背面电极21这一结构，但rc
‑
igbt 400构成为，相对于背面电极21的背面电极20的俯视观察时的面积比率即背面电极20的面积
÷
背面电极21的面积的值从包含igbt区域及二极管区域的有源区域朝向芯片端部逐渐变小。此外，面积比率的变化的程度与rc
‑
igbt的额定值相匹配地适当决定
即可。
112.在图18的例子中，与二极管区域相邻地配设背面电极20，在其旁边配设背面电极21，之后，以背面电极20的面积逐渐减小，并且背面电极21的面积逐渐变大的方式交替地配设。配置有背面电极20的部分与p

型集电极层9进行欧姆连接，金属接触性良好，因此载流子注入效率高，能够降低igbt的接通电压。另一方面，配置有背面电极21的部分与p

型集电极层9进行肖特基连接，金属接触性低且载流子注入效率低，但背面电极21随着从有源区域远离而逐渐变大，因此背面的载流子注入效率随着从有源区域远离而逐渐变小，因此能够对igbt的接通电压的上升进行抑制，并且提高电流断路能力。
113.如之前说明过那样，作为与p型半导体层进行欧姆连接、与n型半导体层进行肖特基连接的材料，背面电极20例如由al、alsi、ni、tisi2、ptsi2、ptsi、mo(钼)等形成。
114.作为与p型半导体层进行肖特基连接、与n型半导体层进行欧姆连接的材料，背面电极21例如由ti、mosi2等形成。
115.此外，在图18中，示出在栅极配线区域和末端区域合起来的区域交替地配设有多个背面电极20和多个背面电极21的结构，但也可以是仅在栅极配线区域或末端区域中的一者交替地配设有多个背面电极20和多个背面电极21的结构，构成为相对于背面电极21的背面电极20的面积比率朝向芯片端部逐渐变小。
116.<实施方式5>
117.下面，对实施方式5涉及的rc
‑
igbt 500进行说明。此外，rc
‑
igbt 500的俯视图与图1相同，图19示出图1所示的a
‑
a线处的矢向剖面作为rc
‑
igbt 500的剖视图。此外，在图19中，对与使用图2说明过的rc
‑
igbt 90相同的结构标注相同的标号，省略重复的说明。
118.如图19所示，就rc
‑
igbt 500而言，在栅极配线区域及末端区域没有设置p

型集电极层9，n型缓冲层8到达半导体基板sb的第2主面。而且，背面电极20连接于栅极配线区域及末端区域的n型缓冲层8。由于背面电极20由与n型半导体层进行肖特基连接的材料构成，因此背面电极20和n型缓冲层8的金属接触性低。另外，由于在栅极配线区域及末端区域没有设置p

型集电极层9，因此在igbt动作时背面的载流子注入效率大致为“0”，能够进一步提高igbt的电流断路能力。另外，由于栅极配线区域及末端区域的金属接触性低，因此在二极管动作时也能够降低载流子注入效率，能够对电流断路能力的降低进行抑制。
119.如之前说明过那样，作为与p型半导体层进行欧姆连接、与n型半导体层进行肖特基连接的材料，背面电极20例如由al、alsi、ni、tisi2、ptsi2、ptsi、mo(钼)等形成。
120.作为与p型半导体层进行肖特基连接、与n型半导体层进行欧姆连接的材料，背面电极21例如由ti、mosi2等形成。
121.<实施方式6>
122.下面，对实施方式6涉及的rc
‑
igbt 600进行说明。此外，rc
‑
igbt 600的俯视图与图1相同，图20示出图1所示的b
‑
b线处的矢向剖面作为rc
‑
igbt 600的剖视图。此外，在图20中，对与使用图3说明过的rc
‑
igbt 90相同的结构标注相同的标号，省略重复的说明。
123.如图20所示，就rc
‑
igbt 600而言，在igbt区域和二极管区域之间设置有边界区域。边界区域的半导体基板sb的第1主面侧的结构与二极管区域相同，在第2主面与二极管区域相同地设置有n

型阴极层10。另一方面，在igbt区域及边界区域配设有背面电极20，在二极管区域配设有背面电极21。
124.这里，背面电极20例如由alsi形成，与igbt区域的p

型集电极层9具有良好的金属接触性，但与边界区域的n

型阴极层10进行肖特基连接，金属接触性低。另一方面，背面电极21例如由ti形成，与n

型阴极层10进行欧姆连接，具有良好的金属接触性。
125.这样，由于边界区域的n

型阴极层10与背面电极20的金属接触性低，因此将与二极管区域相邻的igbt区域的端部的n

型源极层3和p

型接触层4并存的区域的p

型接触层4作为阳极层而与n

型阴极层10之间产生的寄生pn结二极管处的从n

型阴极层10的载流子注入效率降低，因此能够对寄生pn结二极管的动作进行抑制。
126.如之前说明过那样，作为与p型半导体层进行欧姆连接、与n型半导体层进行肖特基连接的材料，背面电极20例如由al、alsi、ni、tisi2、ptsi2、ptsi、mo(钼)等形成。
127.作为与p型半导体层进行肖特基连接、与n型半导体层进行欧姆连接的材料，背面电极21例如由ti、mosi2等形成。
128.此外，就图20所示的rc
‑
igbt 600而言，仅示出了图1所示的b
‑
b线处的矢向剖面，但图1所示的a
‑
a线处的矢向剖面的结构可以是图4所示的rc
‑
igbt 100、图15所示的rc
‑
igbt 101、图16～图19各自所示的rc
‑
igbt 200～500中的任意者的结构。
129.<实施方式7>
130.下面，对实施方式7涉及的rc
‑
igbt 700进行说明。此外，rc
‑
igbt 700的俯视图与图1相同，图21示出图1所示的b
‑
b线处的矢向剖面作为rc
‑
igbt 700的剖视图。此外，在图21中，对与使用图3说明过的rc
‑
igbt 90相同的结构标注相同的标号，省略重复的说明。
131.如图21所示，就rc
‑
igbt 700而言，在igbt区域和二极管区域之间设置有边界区域。边界区域的半导体基板sb的第1主面侧的结构与二极管区域相同，在第2主面与二极管区域相同地设置有n

型阴极层10。而且，成为如下结构，即，在igbt区域配设有背面电极20，在二极管区域配设有背面电极21，但在边界区域，交替地配设有多个背面电极20和多个背面电极21。
132.通过对边界区域处的多个背面电极20和多个背面电极21的俯视观察时的面积比率进行调整，从而与实施方式6的rc
‑
igbt 600相比，能够宽范围、自由地对边界区域的载流子注入效率进行调整，有助于边界区域的二极管动作，并且寄生pn结二极管的动作的抑制变得容易。此外，面积比率与rc
‑
igbt的额定值相匹配地适当决定即可。
133.如之前说明过那样，作为与p型半导体层进行欧姆连接、与n型半导体层进行肖特基连接的材料，背面电极20例如由al、alsi、ni、tisi2、ptsi2、ptsi、mo(钼)等形成。
134.作为与p型半导体层进行肖特基连接、与n型半导体层进行欧姆连接的材料，背面电极21例如由ti、mosi2等形成。
135.此外，就图21所示的rc
‑
igbt 700而言，仅示出了图1所示的b
‑
b线处的矢向剖面，但图1所示的a
‑
a线处的矢向剖面的结构可以是图4所示的rc
‑
igbt 100、图15所示的rc
‑
igbt 101、图16～图19各自所示的rc
‑
igbt 200～500中的任意者的结构。
136.<实施方式8>
137.下面，对实施方式8涉及的rc
‑
igbt 800进行说明。此外，rc
‑
igbt 800的俯视图与图1相同，图22示出图1所示的b
‑
b线处的矢向剖面作为rc
‑
igbt 800的剖视图。此外，在图22中，对与使用图3说明过的rc
‑
igbt 90相同的结构标注相同的标号，省略重复的说明。
138.如图22所示，就rc
‑
igbt 800而言，与实施方式7的rc
‑
igbt 700的相同点是在igbt
区域和二极管区域之间设置有边界区域，在边界区域交替地配设有多个背面电极20和多个背面电极21这一结构，但rc
‑
igbt 800构成为，相对于背面电极21的背面电极20的俯视观察时的面积比率即背面电极20的面积
÷
背面电极21的面积的值从igbt区域朝向二极管区域逐渐变小。此外，面积比率的变化的程度与rc
‑
igbt的额定值相匹配地适当决定即可。
139.在图22的例子中，与igbt区域相邻地配设背面电极20，在其旁边配设背面电极21，之后，以背面电极20的面积减小，并且背面电极21的面积变大的方式交替地配设。由于配置有背面电极20的部分与n

型阴极层10进行肖特基连接，金属接触性低，因此载流子注入效率低，但背面电极21随着接近阴极区域而逐渐变大，因此背面的载流子注入效率随着接近阴极区域而逐渐变大，能够对二极管的接通电压的上升进行抑制，并且对寄生pn结二极管的动作进行抑制。
140.如之前说明过那样，作为与p型半导体层进行欧姆连接、与n型半导体层进行肖特基连接的材料，背面电极20例如由al、alsi、ni、tisi2、ptsi2、ptsi、mo(钼)等形成。
141.作为与p型半导体层进行肖特基连接、与n型半导体层进行欧姆连接的材料，背面电极21例如由ti、mosi2等形成。
142.此外，就图22所示的rc
‑
igbt 800而言，仅示出了图1所示的b
‑
b线处的矢向剖面，但图1所示的a
‑
a线处的矢向剖面的结构可以是图4所示的rc
‑
igbt 100、图15所示的rc
‑
igbt 101、图16～图19各自所示的rc
‑
igbt 200～500中的任意者的结构。
143.<实施方式9>
144.下面，对实施方式9涉及的rc
‑
igbt 900进行说明。此外，rc
‑
igbt 900的俯视图与图1相同，图23示出图1所示的b
‑
b线处的矢向剖面作为rc
‑
igbt 900的剖视图。此外，在图23中，对与使用图3说明过的rc
‑
igbt 90相同的结构标注相同的标号，省略重复的说明。
145.如图23所示，就rc
‑
igbt 900而言，成为在igbt区域和二极管区域之间设置有边界区域，在边界区域配设有背面电极24(第3电极)的结构。
146.背面电极24由与背面电极20及21不同的材料，例如镍硅化物(nisi、nisi2)形成。这样，通过使背面电极24由与背面电极20及21不同的材料构成，从而能够更宽范围、自由地对边界区域的载流子注入效率进行调整，有助于边界区域的二极管动作，并且寄生pn结二极管的动作的抑制变得更容易。
147.如之前说明过那样，作为与p型半导体层进行欧姆连接、与n型半导体层进行肖特基连接的材料，背面电极20例如由al、alsi、ni、tisi2、ptsi2、ptsi、mo(钼)等形成。
148.作为与p型半导体层进行肖特基连接、与n型半导体层进行欧姆连接的材料，背面电极21例如由ti、mosi2等形成。
149.此外，就图23所示的rc
‑
igbt 900而言，仅示出了图1所示的b
‑
b线处的矢向剖面，但图1所示的a
‑
a线处的矢向剖面的结构可以是图4所示的rc
‑
igbt 100、图15所示的rc
‑
igbt 101、图16～图19各自所示的rc
‑
igbt 200～500中的任意者的结构。
150.<其它应用例>
151.在以上说明过的实施方式1～9中，采用沟槽栅型rc
‑
igbt为例进行了说明，但也可以将本发明的技术应用于平面栅型的rc
‑
igbt。平面栅型的rc
‑
igbt的第1主面侧(表面侧)的结构应用通常的结构，将第2主面侧(背面侧)的电极的结构设为在实施方式1～9中说明过的结构即可。
152.此外，本发明可以在其发明的范围内将各实施方式自由地组合，对各实施方式适当进行变形、省略。
153.标号的说明
154.3n

型源极层，4p

型接触层，5p型基极层，7n
‑
型漂移层，8n型缓冲层，9p型集电极层，10n

型阴极层，15栅极沟槽绝缘膜，16栅极沟槽电极，20、21、24背面电极，bs半导体基板。