移位寄存器及其驱动方法、栅极驱动电路、面板及装置与流程

1.本技术属于显示技术领域，尤其涉及一种移位寄存器及其驱动方法、栅极驱动电路、面板及装置。


背景技术：

2.显示面板通常包括多行栅线和多列数据线。对于栅线的驱动，例如可以采用由多个级联的移位寄存器构成的栅极驱动电路为多行栅线提供扫描驱动信号，从而控制多行栅线依序打开。
3.然而，经本技术的发明人发现，相关技术中的移位寄存器输出的扫描驱动信号的电压值无法达到预期电压值，移位寄存器的驱动能力较差。


技术实现要素：

4.本技术实施例提供一种移位寄存器及其驱动方法、栅极驱动电路、面板及装置，能够使得移位寄存器输出的扫描驱动信号的电压值能够达到预期电压值，提升移位寄存器的驱动能力。
5.第一方面，本技术实施例提供了一种移位寄存器，移位寄存器包括：
6.第一输出模块，第一输出模块的控制端与第一节点电连接，第一输出模块的第一端与第一电源电压信号端电连接，第一输出模块的第二端与移位寄存器的输出端电连接；
7.第二输出模块，第二输出模块的控制端与第二节点电连接，第二输出模块的第一端与第一时钟信号端电连接，第二输出模块的第二端与移位寄存器的输出端电连接；
8.第一节点控制模块，第一节点控制模块的控制端与电平控制端电连接，第一节点控制模块的第一端与第二时钟信号端电连接，第一节点控制模块的第二端与第一节点电连接，用于响应于电平控制端的导通电平，将第二时钟信号端的第二时钟信号传输至第一节点；
9.第二节点控制模块，第二节点控制模块电连接于第三时钟信号端、第一输入信号端、第一扫描控制信号端和第二节点，用于响应于第三时钟信号端和第一扫描控制信号端的导通电平，将第一输入信号端的第一输入信号传输至第二节点。
10.第二方面，本技术实施例提供了一种移位寄存器的驱动方法，移位寄存器包括第一方面提供的移位寄存器，驱动方法包括：
11.电平输出阶段，电平控制端处于导通电平，第一节点控制模块响应于电平控制端的导通电平而导通，将第二时钟信号端的第二时钟信号传输至第一节点；第三时钟信号端和第一扫描控制信号端处于导通电平，第二节点控制模块响应于第三时钟信号端和第一扫描控制信号端的导通电平而导通，将第一输入信号端的第一输入信号传输至第二节点。
12.第三方面，本技术实施例提供了一种栅极驱动电路，栅极驱动电路包括多个级联的如第一方面提供的移位寄存器。
13.第四方面，本技术实施例提供了一种显示面板，栅极驱动电路包括多个级联的如
第一方面提供的移位寄存器。
14.第五方面，本技术实施例提供了一种显示装置，显示装置包括如第四方面提供的显示面板。
15.本技术实施例的移位寄存器及其驱动方法、栅极驱动电路、面板及装置，包括：第一输出模块，第一输出模块的控制端与第一节点电连接，第一输出模块的第一端与第一电源电压信号端电连接，第一输出模块的第二端与移位寄存器的输出端电连接；第二输出模块，第二输出模块的控制端与第二节点电连接，第二输出模块的第一端与第一时钟信号端电连接，第二输出模块的第二端与移位寄存器的输出端电连接；第一节点控制模块，第一节点控制模块的控制端与电平控制端电连接，第一节点控制模块的第一端与第二时钟信号端电连接，第一节点控制模块的第二端与第一节点电连接，用于响应于电平控制端的导通电平，将第二时钟信号端的第二时钟信号传输至第一节点；第二节点控制模块，第二节点控制模块电连接于第三时钟信号端、第一输入信号端、第一扫描控制信号端和第二节点，用于响应于第三时钟信号端和第一扫描控制信号端的导通电平，将第一输入信号端的第一输入信号传输至第二节点。相较于相关技术中在第一节点、第二节点与第一电源电压信号端vgl之间设置晶体管，通过第二节点间接控制第一节点的电位的方式而言，在本技术实施例中，由于第一节点的电位可以由第一节点控制模块输入的第二时钟信号控制，即不再通过第二节点间接控制第一节点的电位，因而避免了在第二节点与第一电源电压信号端vgl之间设置晶体管，防止第二节点通过该晶体管向第一电源电压信号端vgl漏电流，从而维持第二输出模块的控制端(第二节点)的电位，进而保证第二输出模块输出的扫描驱动信号的电压值能够达到预期电压值，提升移位寄存器的驱动能力。
附图说明
16.为了更清楚地说明本技术实施例的技术方案，下面将对本技术实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
17.图1为相关技术中的移位寄存器的部分电路示意图；
18.图2为本技术一实施例提供的移位寄存器的一种结构示意图；
19.图3为图2所示移位寄存器的驱动时序示意图；
20.图4为本技术一实施例提供的移位寄存器的另一种结构示意图；
21.图5为图4所示移位寄存器的驱动时序示意图；
22.图6为本技术一实施例提供的移位寄存器的又一种结构示意图；
23.图7为本技术一实施例提供的移位寄存器的又一种结构示意图；
24.图8为本技术一实施例提供的移位寄存器的一种电路示意图；
25.图9为本技术一实施例提供的移位寄存器的另一种电路示意图；
26.图10为本技术一实施例提供的移位寄存器的又一种电路示意图；
27.图11为本技术一实施例提供的移位寄存器的又一种电路示意图；
28.图12为本技术一实施例提供的移位寄存器的又一种电路示意图；
29.图13为图12所示移位寄存器的驱动时序示意图；
30.图14为本技术一实施例提供的移位寄存器的又一种电路示意图；
31.图15为图14所示移位寄存器的驱动时序示意图；
32.图16为本技术实施例提供的移位寄存器的驱动方法的一种流程示意图；
33.图17为本技术实施例提供的移位寄存器的驱动方法的另一种流程示意图；
34.图18为本技术实施例提供的移位寄存器的驱动方法的又一种流程示意图；
35.图19为本技术实施例提供的栅极驱动电路的一种结构示意图；
36.图20为本技术实施例提供的显示面板的一种结构示意图；
37.图21为本技术实施例提供的显示装置的一种结构示意图。
具体实施方式
38.下面将详细描述本技术的各个方面的特征和示例性实施例，为了使本技术的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本技术进行进一步详细描述。应理解，此处所描述的具体实施例仅意在解释本技术，而不是限定本技术。对于本领域技术人员来说，本技术可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本技术的示例来提供对本技术更好的理解。
39.需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
40.应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
41.需要说明的是，本技术实施例中的晶体管以n型晶体管为例进行说明，但不限于n型晶体管，也可以替换为p型晶体管。对于n型晶体管来说，导通电平为高电平，截止电平为低电平。即，n型晶体管的栅极为高电平时，其第一极和第二极之间导通，n型晶体管的栅极为低电平时，其第一极和第二极之间关断。对于p型晶体管来说，导通电平为低电平，截止电平为高电平。即，p型晶体管的控制极为低电平时，其第一极和第二极之间导通，p型晶体管的控制端为高电平时，其第一极和第二极之间关断。在具体实施时，上述各晶体管的栅极作为其控制极，并且，根据各晶体管的栅极的信号以及其类型，可以将其第一极作为源极，第二极作为漏极，或者将其第一极作为漏极，第二极作为源极，在此不做区分，另外本发明实施例中的导通电平和截止电平均为泛指，导通电平是指任何能够使晶体管导通的电平，截止电平是指任何能够使晶体管截止/关断的电平。
42.在本技术实施例中，术语“电连接”可以是指两个组件直接电连接，也可以是指两个组件之间经由一个或多个其它组件电连接。
43.在本技术实施例中，第一节点、第二节点和第三节点只是为了便于描述电路结构而定义的，第一节点、第二节点和第三节点并不是一个实际的电路单元。
44.在本技术实施例中，第一电源电压信号端vgl输出的电源电压信号为负电压信号，
电压值如
‑
7v；第二电源电压信号端vgh输出的电源电压信号为正电压信号，电压值如 7v。
45.在不脱离本技术的精神或范围的情况下，在本技术中能进行各种修改和变化，这对于本领域技术人员来说是显而易见的。因而，本技术意在覆盖落入所对应权利要求(要求保护的技术方案)及其等同物范围内的本技术的修改和变化。需要说明的是，本技术实施例所提供的实施方式，在不矛盾的情况下可以相互组合。
46.在阐述本技术实施例所提供的技术方案之前，为了便于对本技术实施例理解，本技术首先对现有技术中存在的问题进行具体说明：
47.经本技术的发明人发现，相关技术中的移位寄存器输出的扫描驱动信号的电压值无法达到预期电压值，移位寄存器的驱动能力较差。为了解决移位寄存器输出的扫描驱动信号的电压值无法达到预期电压值、移位寄存器的驱动能力较差的问题，本技术的发明人首先对于导致上述技术问题的根因进行了研究和分析，具体的研究和分析过程如下：
48.经本技术的发明人发现，如图1所示，相关技术中所采取的控制方式是第一节点n1与第二节点n2相互间接控制的方式，即若第二节点n2的电位发生变化，则必然会引起第一节点n1的电位的变化。具体地，第一节点n1用于控制晶体管m1的导通或者截止，当第一节点n1的电位为高电平时，晶体管m1导通，第一电源电压信号端vgl的信号传输至第二节点n2，使得第二节点n2的电位处于低电平。第二节点n2用于控制晶体管m2的导通或者截止，当第二节点n2的电位为高电平时，晶体管m2导通，第一电源电压信号端vgl的信号传输至第一节点n1，使得第一节点n1的电位处于低电平。总得来说，第一节点n1的电位和第二节点n2的电位始终相反。当第一节点n1的电位为高电平、第二节点n2的电位为低电平时，晶体管m3导通、晶体管m4截止，第一电源电压信号端vgl的信号通过晶体管m3传输至移位寄存器的输出端gout。当第一节点n1的电位为低电平、第二节点n2的电位为高电平时，晶体管m3截止、晶体管m4导通，时钟信号端out’的信号通过晶体管m4传输至移位寄存器的输出端gout。
49.然而，受晶体管自身特性的影响，晶体管m1无法完全关断，存在漏电流。当第二节点n2的电位为高电平时，由于第一电源电压信号端vgl的电位低于第二节点n2的电位，所以第二节点n2会通过晶体管m1向第一电源电压信号端vgl漏电流，使得第二节点n2的电位降低。随着第二节点n2的电位降低，晶体管m4的开关程度减小，使得晶体管m4传输的扫描驱动信号的电流/电压减小，致使晶体管m4输出的扫描驱动信号的电压值无法达到预期电压值，进而使得移位寄存器的驱动能力较差。
50.鉴于发明人的上述研究发现，本技术实施例提供了一种移位寄存器及其驱动方法、栅极驱动电路、面板及装置，能够解决相关技术中存在的移位寄存器输出的扫描驱动信号的电压值无法达到预期电压值、移位寄存器的驱动能力较差的技术问题。
51.本技术实施例的技术构思在于：相较于相关技术中在第一节点n1、第二节点n2与第一电源电压信号端vgl之间设置晶体管m1，通过第二节点n2间接控制第一节点n1的电位的方式而言，本技术实施例中的第一节点n1的电位由第一节点控制模块输入的第二时钟信号控制，即不再通过第二节点n2间接控制第一节点n1的电位，因而避免了在第二节点n2与第一电源电压信号端vgl之间设置晶体管m1，防止第二节点n2通过该晶体管m1向第一电源电压信号端vgl漏电流，从而维持第二节点n2的电位，进而保证晶体管m4输出的扫描驱动信号的电压值能够达到预期电压值，提升移位寄存器的驱动能力。
52.下面首先对本技术实施例所提供的移位寄存器进行介绍。
53.图2为本技术一实施例提供的移位寄存器的一种结构示意图。如图2所示，本技术一实施例提供的移位寄存器20可以包括第一输出模块201、第二输出模块202、第一节点控制模块203和第二节点控制模块204。
54.第一输出模块201的控制端与第一节点n1电连接，第一输出模块201的第一端与第一电源电压信号端vgl电连接，第一输出模块201的第二端与移位寄存器20的输出端gout电连接。第二输出模块202的控制端与第二节点n2电连接，第二输出模块202的第一端与第一时钟信号端out电连接，第二输出模块202的第二端与移位寄存器20的输出端gout电连接。第一节点控制模块203的控制端与电平控制端s1电连接，第一节点控制模块203的第一端与第二时钟信号端set1电连接，第一节点控制模块203的第二端与第一节点n1电连接，用于响应于电平控制端s1的导通电平，将第二时钟信号端set1的第二时钟信号传输至第一节点n1。第二节点控制模块204电连接于第三时钟信号端set2、第一输入信号端in、第一扫描控制信号端s2和第二节点n2，用于响应于第三时钟信号端set2和第一扫描控制信号端s2的导通电平，将第一输入信号端in的第一输入信号传输至第二节点n2。
55.如此一来，第一节点n1的电位由第一节点控制模块203控制，第二节点n2的电位由第二节点控制模块204控制。第一节点n1的电位和第二节点n2的电位彼此之间独立控制，即不再通过第二节点n2间接控制第一节点n1的电位，因而避免了在第二节点n2与第一电源电压信号端vgl之间设置晶体管，防止第二节点n2通过该晶体管向第一电源电压信号端vgl漏电流，从而维持第二节点n2的电位，进而保证第二输出模块202输出的扫描驱动信号的电压值能够达到预期电压值，提升移位寄存器的驱动能力。
56.为了便于理解，下面结合图3对于第一节点控制模块203和第二节点控制模块204的控制过程进行举例说明。
57.如图3所示，根据本技术的一些实施例，可选地，本技术一实施例的移位寄存器20的驱动时序包括：第一低电平输出阶段t1、第二低电平输出阶段t2和高电平输出阶段t3。
58.例如在第一低电平输出阶段t1，电平控制端s1处于导通电平，第一节点控制模块203响应于电平控制端s1的导通电平而导通，将第二时钟信号端set1的导通电平传输至第一节点n1，第一输出模块201响应于第一节点n1的导通电平而导通，将第一电源电压信号端vgl输出的低电平传输至移位寄存器20的输出端gout。第三时钟信号端set2和第一扫描控制信号端s2处于导通电平，第二节点控制模块204响应于第三时钟信号端set2和第一扫描控制信号端s2的导通电平而导通，将第一输入信号端in的截止电平传输至第二节点n2，第二输出模块202响应于第二节点n2的截止电平而截止。
59.例如在第二低电平输出阶段t2，电平控制端s1处于导通电平，第一节点控制模块203响应于电平控制端s1的导通电平而导通，将第二时钟信号端set1的导通电平传输至第一节点n1，第一输出模块201响应于第一节点n1的导通电平而导通，将第一电源电压信号端vgl输出的低电平传输至移位寄存器20的输出端gout。第三时钟信号端set2和第一扫描控制信号端s2处于导通电平，第二节点控制模块204响应于第三时钟信号端set2和第一扫描控制信号端s2处于导通电平而导通，将第一输入信号端in的导通电平传输至第二节点n2，第二输出模块202响应于第二节点n2的导通电平而导通，将第一时钟信号端out输出的低电平传输至移位寄存器20的输出端gout。
60.例如在高电平输出阶段t3，电平控制端s1处于导通电平，第一节点控制模块203响
应于电平控制端s1的导通电平而导通，将第二时钟信号端set1的截止电平传输至第一节点n1，第一输出模块201响应于第一节点n1的截止电平而截止。第二节点n2保持导通电平，第二输出模块202响应于第二节点n2的导通电平而导通，将第一时钟信号端out输出的高电平传输至移位寄存器20的输出端gout。
61.如图4所示，根据本技术的一些实施例，可选地，电平控制端s1可以包括第二节点n2，即通过第二节点n2控制第一节点控制模块203的导通/截止。
62.这样，由于电平控制端s1复用第二节点n2，故无需额外增设控制信号线/端来控制第一节点控制模块203的导通/截止，从而减少布线数量、节省布线空间，以及降低生产成本。
63.继续参见图4，相应地，本技术一实施例提供的移位寄存器20还可以包括第一复位模块205，第一复位模块205的控制端与复位信号端set3电连接，第一复位模块205的第一端与第二电源电压信号端vgh电连接，第一复位模块205的第二端与第一节点n1电连接。如图5所示，与图3所示的驱动时序不同的是，在第一低电平输出阶段t1，第一节点n1的电位由第一复位模块205来控制。具体地，在电平控制端s1复用第二节点n2的情况下，由于第一低电平输出阶段t1中的第二节点n2为截止电平，第一节点控制模块203在第二节点n2的截止电平的控制下处于截止状态，无法将第二时钟信号端set1的导通电平传输至第一节点n1，所以可以通过第一复位模块205向第一节点n1传输导通电平，以使第一节点n1的电位为导通电平。即，在图5所示的实施例中，在第一低电平输出阶段t1，第一复位模块205响应于复位信号端set3的导通电平而导通，将第二电源电压信号端vgh的导通电平传输至第一节点n1，以使第一节点n1的电位为导通电平。
64.在除第一低电平输出阶段t1之外的其他时刻，第一复位模块205也可以响应于复位信号端set3的导通电平而导通，将第二电源电压信号端vgh的第二电源电压信号传输至第一节点n1，以对第一节点n1进行复位。可选地，在高电平输出阶段t3之后，还可以包括复位阶段。在复位阶段，第一复位模块205响应于复位信号端set3的导通电平而导通，将第二电源电压信号端vgh的第二电源电压信号传输至第一节点n1，以对第一节点n1进行复位。通过对第一节点n1进行复位，可以避免第一节点n1长时间处于负偏压状态，保证第一节点n1能够正常的写入预期电位。
65.需要说明的是，图5所示的实施例中的第二低电平输出阶段t2和高电平输出阶段t3的具体过程与图3所示的实施例中的第二低电平输出阶段t2和高电平输出阶段t3的具体过程相同，在此不再赘述。
66.如图6所示，根据本技术的一些实施例，可选地，复位信号端set3、第二时钟信号端set1和第三时钟信号端set2中的至少两者复用。即，复位信号端set3、第二时钟信号端set1和第三时钟信号端set2中的任意两个可以复用，也可以复位信号端set3、第二时钟信号端set1和第三时钟信号端set2三个均复用。当复位信号端set3和第三时钟信号端set2均复用第二时钟信号端set1时，第二时钟信号端set1可以是在第一低电平输出阶段t1和第二低电平输出阶段t2均输出导通电平，而在高电平输出阶段t3输出截止电平。
67.这样，由于复位信号端set3、第二时钟信号端set1和第三时钟信号端set2中的至少两者复用，所以可以减少布线数量、节省布线空间，以及降低生产成本。
68.如图7所示，根据本技术的一些实施例，可选地，本技术一实施例提供的移位寄存
器20还可以包括第一耦合模块206，第一耦合模块206的第一端与第二节点n2电连接，第一耦合模块206的第二端与移位寄存器20的输出端gout电连接。
69.在高电平输出阶段t3，移位寄存器20的输出端gout由第二低电平输出阶段t2输出低电平跳变为输出高电平，即第一耦合模块206的第二端的电位发生跳变。受一端电位跳变的影响，第一耦合模块206发生耦合，将第一耦合模块206的第一端(第二节点n2)的电位由一个较高电压值拉升至更高电压值，使得第二输出模块202打开的更加彻底，进而使得第二输出模块202能够输出电压值更高的高电平信号，以及保持第二输出模块202输出高电平信号的稳定性。
70.继续参见图7，根据本技术的一些实施例，可选地，本技术一实施例提供的移位寄存器20还可以包括第三节点n3和第一开关模块207。第三节点n3位于第二节点n2与移位寄存器20的输出端gout之间，第一耦合模块206的第一端和第二输出模块202的控制端均与第三节点n3电连接。第一开关模块207的控制端与第二电源电压信号端vgh电连接，第一开关模块207的第一端与第二节点n2电连接，第一开关模块207的第二端与第三节点n3电连接，用于在移位寄存器20的输出端gout输出高电平时关断，以断开第二节点n2与第三节点n3之间的电连接。
71.具体地，在高电平输出阶段t3，第一耦合模块206发生耦合，将第一耦合模块206的第一端(第三节点n3)的电位由一个较高电压值拉升至更高电压值。受晶体管自身开关特性的影响，当第一开关模块207的控制端的电压值vg与第一开关模块207的第二端的电压值vs之间的差值小于或等于第一开关模块207的阈值电压的绝对值|v
th
|时，即v
g
‑
v
s
≤|v
th
|时，第一开关模块207便会关断，从而断开第二节点n2与第三节点n3之间的电连接。一方面，由于第二节点n2与第三节点n3之间的电连接断开，所以第三节点n3可以保持较高电位，使得第二输出模块202打开的更加彻底，保证第二输出模块202能够稳定的高电平信号。另一方面，由于第二节点n2与第三节点n3之间的电连接断开，所以第二节点n2的电位不会被持续拉高，可以减小与第二节点n2连接的各个晶体管(如第一节点控制模块203)的栅漏或栅源之间的压差，提高电路稳定性。
72.下面结合图8所示的本技术一实施例提供的移位寄存器的一种电路示意图对上述各个模块进行具体说明。
73.如图8所示，根据本技术的一些实施例，可选地，第一输出模块201可以包括第一晶体管t1，第一晶体管t1的栅极与第一节点n1电连接，第一晶体管t1的第一极与第一电源电压信号端vgl电连接，第一晶体管t1的第二极与移位寄存器20的输出端gout电连接。第一晶体管t1在第一节点n1的导通电平/截止电平的控制下导通/截止。当第一节点n1处于导通电平时，第一晶体管t1导通，将第一电源电压信号端vgl输出的低电平传输至移位寄存器20的输出端gout。
74.第二输出模块202可以包括第二晶体管t2，第二晶体管t2的栅极与第二节点n2电连接，第二晶体管t2的第一极与第一时钟信号端out电连接，第二晶体管t2的第二极与移位寄存器20的输出端gout电连接。第二晶体管t2在第二节点n2的导通电平/截止电平的控制下导通/截止。当第二节点n2处于导通电平时，第二晶体管t2导通，将第一时钟信号端out输出的低电平或高电平传输至移位寄存器20的输出端gout。
75.第一节点控制模块203可以包括第三晶体管t3，第三晶体管t3的栅极与电平控制
端s1电连接，第三晶体管t3的第一极与第二时钟信号端set1电连接，第三晶体管t3的第二极与第一节点n1电连接。第三晶体管t3在电平控制端s1输出的导通电平/截止电平的控制下导通/截止。当电平控制端s1输出导通电平时，第三晶体管t3导通，将第二时钟信号端set1的导通电平或截止电平传输至第一节点n1，以控制第一节点n1的电位。
76.第二节点控制模块204可以包括第四晶体管t4和第五晶体管t5，第四晶体管t4的栅极与第一扫描控制信号端s2电连接，第四晶体管t4的第一极与第一输入信号端in电连接。第五晶体管t5的栅极与第三时钟信号端set2电连接，第五晶体管t5的第一极与第四晶体管t4的第二极电连接，第五晶体管t5的第二极与第二节点n2电连接。第四晶体管t4在第一扫描控制信号端s2输出的导通电平/截止电平的控制下导通/截止。第五晶体管t5在第三时钟信号端set2输出的导通电平/截止电平的控制下导通/截止。当第一扫描控制信号端s2输出导通电平且第三时钟信号端set2输出导通电平时，第四晶体管t4和第五晶体管t5导通，将第一输入信号端in输出的导通电平或截止电平传输至第二节点n2，以控制第二节点n2的电位。
77.如此一来，第一节点n1的电位由第三晶体管t3控制，第二节点n2的电位由第四晶体管t4和第五晶体管t5控制。第一节点n1的电位和第二节点n2的电位彼此之间独立控制，即不再通过第二节点n2间接控制第一节点n1的电位，因而避免了在第二节点n2与第一电源电压信号端vgl之间设置晶体管，防止第二节点n2通过该晶体管向第一电源电压信号端vgl漏电流，从而维持第二节点n2的电位，进而保证第二输出模块202输出的扫描驱动信号的电压值能够达到预期电压值，提升移位寄存器的驱动能力。
78.继续参见图8，根据本技术的一些实施例，可选地，第一复位模块205可以包括第六晶体管t6，第六晶体管t6的栅极与复位信号端set3电连接，第六晶体管t6的第一极与第二电源电压信号端vgh电连接，第六晶体管t6的第二端与第一节点n1电连接。第六晶体管t6在复位信号端set3输出的导通电平/截止电平的控制下导通/截止。当复位信号端set3输出导通电平时，第六晶体管t6导通，将第二电源电压信号端vgh的导通电平传输至第一节点n1，可以用于对第一节点n1进行复位。通过对第一节点n1进行复位，可以避免第一节点n1长时间处于负偏压状态，保证第一节点n1能够正常的写入预期电位。
79.继续参见图8，根据本技术的一些实施例，可选地，第一耦合模块206可以包括第一耦合电容c1，第一耦合电容c1的第一极板与第二节点n2电连接，第一耦合电容c1的第二极板与移位寄存器20的输出端gout电连接。第一耦合电容c1可以用于保持第二节点n2的电位，如在高电平输出阶段t3，第一耦合电容c1可以保持第二节点n2的电位处于导通电平。在高电平输出阶段t3，第一耦合电容c1发生耦合，可以使得第二晶体管t2打开的更加彻底，进而使得第二晶体管t2能够输出电压值更高的高电平信号，以及保持第二晶体管t2输出高电平信号的稳定性。
80.如图9所示，根据本技术的一些实施例，可选地，本技术一实施例提供的移位寄存器20还可以包括第三节点n3和第一开关模块207。第三节点n3位于第二节点n2与移位寄存器20的输出端gout之间，第一耦合电容c1的第一极板和第二晶体管t2的栅极均与第三节点n3电连接。在图9所示的实施例中，第二晶体管t2在第三节点n3的导通电平/截止电平的控制下导通/截止。当第三节点n3处于导通电平时，第二晶体管t2导通，将第一时钟信号端out输出的低电平或高电平传输至移位寄存器20的输出端gout。
81.继续参见图9，第一开关模块207可以包括第七晶体管t7，第七晶体管t7的栅极与第二电源电压信号端vgh电连接，第七晶体管t7的第一极与第二节点n2电连接，第七晶体管t7的第二极与第三节点n3电连接。在第一低电平输出阶段t1和第二低电平输出阶段t2，第七晶体管t7处于导通状态。在高电平输出阶段t3，第一耦合电容c1发生耦合，将第一耦合电容c1的第一极板(第三节点n3)的电位由一个较高电压值拉升至更高电压值。受晶体管自身开关特性的影响，当第七晶体管t7的栅极的电压值vg与第七晶体管t7的源极的电压值vs之间的差值小于或等于第七晶体管t7的阈值电压的绝对值|v
th
|时，即v
g
‑
v
s
≤|v
th
|时，第七晶体管t7便会关断，从而断开第二节点n2与第三节点n3之间的电连接。一方面，由于第二节点n2与第三节点n3之间的电连接断开，所以第三节点n3可以保持较高电位，使得第二晶体管t2打开的更加彻底，保证第二晶体管t2能够稳定的高电平信号。另一方面，由于第二节点n2与第三节点n3之间的电连接断开，所以第二节点n2的电位不会被持续拉高，可以减小与第二节点n2连接的各个晶体管(如第三晶体管t3)的栅漏或栅源之间的压差，提高电路稳定性。
82.继续参见图9，本技术一实施例提供的移位寄存器20还可以包括存储电容c2，存储电容c2的第一极板可以与第一节点n1电连接，存储电容c2的第二极板可以与第一电源电压信号端vgl电连接，用于维持第一节点n1的电位。
83.如图10所示，根据本技术的一些实施例，可选地，本技术一实施例提供的移位寄存器20还可以包括放电模块208。放电模块208可以包括：第八晶体管t8、第九晶体管t9和第十晶体管t10。第八晶体管t8的栅极、第九晶体管t9的栅极和第十晶体管t10的栅极均与放电控制端gas电连接。第八晶体管t8的第一极与第一电源电压信号端vgl电连接，第八晶体管t8的第二极与第一节点n1电连接。第九晶体管t9的第一极与第一电源电压信号端vgl电连接，第九晶体管t9的第二极与第二节点n2电连接。第十晶体管t10的第一极与第二电源电压信号端vgh电连接，第十晶体管t10的第二极与移位寄存器20的输出端gout电连接。
84.在图10所示的实施例中，放电控制端gas用于同时控制第八晶体管t8、第九晶体管t9和第十晶体管t10的导通或截止，以减少控制信号线/端的数量、节省布线空间，以及降低生产成本。当第八晶体管t8导通时，第一电源电压信号端vgl的信号可以传输至第一节点n1，以对第一节点n1进行放电。当第九晶体管t9导通时，第一电源电压信号端vgl的信号可以传输至第二节点n2，以对第二节点n2进行放电。当第十晶体管t10导通时，第二电源电压信号端vgh的信号可以传输至移位寄存器20的输出端gout，以对移位寄存器20的输出端gout进行放电。
85.如图11所示，根据本技术的一些实施例，可选地，本技术一实施例提供的移位寄存器20还可以包括第二复位模块209。第二复位模块209可以包括第十一晶体管t11，第十一晶体管t11的栅极可以与复位端greset电连接，第十一晶体管t11的第一极可以与第一电源电压信号端vgl电连接，第十一晶体管t11的第二极可以与移位寄存器20的输出端gout电连接，用于响应于复位端greset的导通电平而导通，将第一电源电压信号端vgl的信号传输至移位寄存器20的输出端gout，以对移位寄存器20的输出端gout进行复位。在实际应用中，第二复位模块209可以在移位寄存器20所应用的显示装置掉电再上电时对移位寄存器20的输出端gout进行复位，从而将移位寄存器20的输出端gout的电位拉成低电位，避免上电乱显现象。
86.如图12所示，根据本技术的一些实施例，可选地，第一输入信号端in可以包括正扫输入信号端inf和反扫输入信号端inb，第一扫描控制信号端s2可以包括正向扫描控制信号端u2d和反向扫描控制信号端d2u。相应地，第四晶体管t4可以包括第一子晶体管t41和第二子晶体管t42。其中，第一子晶体管t41的栅极与正向扫描控制信号端u2d电连接，第一子晶体管t41的第一极与正扫输入信号端inf电连接，第一子晶体管t41的第二极与第五晶体管t5的第一极电连接。第二子晶体管t42的栅极与反向扫描控制信号端d2u电连接，第二子晶体管t42的第一极与反扫输入信号端inb电连接，第二子晶体管t42的第二极与第五晶体管t5的第一极电连接。
87.在正向扫描时，由第一子晶体管t41和第五晶体管t5控制第二节点n2的电位。在反向扫描时，由第二子晶体管t42和第五晶体管t5控制第二节点n2的电位。
88.具体地，在正向扫描时，第二子晶体管t42处于截止状态，第一子晶体管t41在正向扫描控制信号端u2d输出的导通电平/截止电平的控制下导通/截止。第五晶体管t5在第三时钟信号端set2输出的导通电平/截止电平的控制下导通/截止。当正向扫描控制信号端u2d输出导通电平且第三时钟信号端set2输出导通电平时，第一子晶体管t41和第五晶体管t5导通，将正扫输入信号端inf输出的导通电平或截止电平传输至第二节点n2，以控制第二节点n2的电位。在反向扫描时，第一子晶体管t41处于截止状态，第二子晶体管t42在反向扫描控制信号端d2u输出的导通电平/截止电平的控制下导通/截止。第五晶体管t5在第三时钟信号端set2输出的导通电平/截止电平的控制下导通/截止。当反向扫描控制信号端d2u输出导通电平且第三时钟信号端set2输出导通电平时，第二子晶体管t42和第五晶体管t5导通，将反扫输入信号端inb输出的导通电平或截止电平传输至第二节点n2，以控制第二节点n2的电位。
89.图13为图12所示电路的驱动时序图。下面以正向扫描为例，结合图12和图13对本技术一实施例提供的移位寄存器20的工作原理进行说明。
90.如图12和图13所示，在第一低电平输出阶段t1，电平控制端s1输出导通电平，第三晶体管t3响应于电平控制端s1的导通电平而导通，将第二时钟信号端set1的导通电平传输至第一节点n1，第一晶体管t1响应于第一节点n1的导通电平而导通，将第一电源电压信号端vgl输出的低电平传输至移位寄存器20的输出端gout。正向扫描控制信号端u2d输出导通电平，第一子晶体管t41响应于正向扫描控制信号端u2d输出的导通电平而导通，第五晶体管t5响应于第二时钟信号端set1输出的导通电平而导通。正扫输入信号端inf输出的截止电平经过第一子晶体管t41和第五晶体管t5传输至第二节点n2，并经过导通的第七晶体管t7传输至第三节点n3，第二节点n2和第三节点n3均为截止电平。第二晶体管t2响应于第三节点n3的截止电平而截止。
91.在第二低电平输出阶段t2，电平控制端s1输出导通电平，第三晶体管t3响应于电平控制端s1的导通电平而导通，将第二时钟信号端set1的导通电平传输至第一节点n1，第一晶体管t1响应于第一节点n1的导通电平而导通，将第一电源电压信号端vgl输出的低电平传输至移位寄存器20的输出端gout。正向扫描控制信号端u2d输出导通电平，第一子晶体管t41响应于正向扫描控制信号端u2d输出的导通电平而导通，第五晶体管t5响应于第二时钟信号端set1输出的导通电平而导通。正扫输入信号端inf输出的导通电平经过第一子晶体管t41和第五晶体管t5传输至第二节点n2，并经过导通的第七晶体管t7传输至第三节点
n3，第二节点n2和第三节点n3均为导通电平。第二晶体管t2响应于第三节点n3的导通电平而导通，将第一时钟信号端out输出的低电平传输至移位寄存器20的输出端gout。
92.在高电平输出阶段t3，电平控制端s1输出导通电平，第三晶体管t3响应于电平控制端s1的导通电平而导通，将第二时钟信号端set1的截止电平传输至第一节点n1，第一晶体管t1响应于第一节点n1的截止电平而截止。第二节点n2和第三节点n3在第一耦合电容c1的作用下保持导通电平，第二晶体管t2响应于第三节点n3的导通电平而导通，将第一时钟信号端out输出的高电平传输至移位寄存器20的输出端gout。
93.在高电平输出阶段t3，第一耦合电容c1发生耦合，将第一耦合电容c1的第一极板(第三节点n3)的电位由一个较高电压值拉升至更高电压值，使得第二晶体管t2打开的更加彻底，进而使得第二晶体管t2能够输出电压值更高的高电平信号，以及保持第二晶体管t2输出高电平信号的稳定性。受晶体管自身开关特性的影响，当第七晶体管t7的栅极的电压值vg与第七晶体管t7的源极的电压值vs之间的差值小于或等于第七晶体管t7的阈值电压的绝对值|v
th
|时，即v
g
‑
v
s
≤|v
th
|时，第七晶体管t7便会关断，从而断开第二节点n2与第三节点n3之间的电连接。一方面，由于第二节点n2与第三节点n3之间的电连接断开，所以第三节点n3可以保持较高电位，使得第二晶体管t2打开的更加彻底，保证第二晶体管t2能够稳定的高电平信号。另一方面，由于第二节点n2与第三节点n3之间的电连接断开，所以第二节点n2的电位不会被持续拉高，可以减小与第二节点n2连接的各个晶体管(如第三晶体管t3)的栅漏或栅源之间的压差。
94.图14为本技术一实施例提供的移位寄存器的另一种电路示意图。图15为图14所示电路的驱动时序图。如图14所示，与图12所示的实施例不同的是，在图14所示的实施例中，电平控制端s1复用第二节点n2。相应地，如图15所示，在第一低电平输出阶段t1，正向扫描控制信号端u2d输出导通电平，第一子晶体管t41响应于正向扫描控制信号端u2d输出的导通电平而导通，第五晶体管t5响应于第二时钟信号端set1输出的导通电平而导通。正扫输入信号端inf输出的截止电平经过第一子晶体管t41和第五晶体管t5传输至第二节点n2，并经过导通的第七晶体管t7传输至第三节点n3，第二节点n2和第三节点n3均为截止电平。第二晶体管t2响应于第三节点n3的截止电平而截止。由于第二节点n2处于截止电平，所以第三晶体管t3截止。第六晶体管t6响应于第二时钟信号端set1输出的导通电平而导通，将第二电源电压信号端vgh的导通电平传输至第一节点n1，第一晶体管t1响应于第一节点n1的导通电平而导通，将第一电源电压信号端vgl输出的低电平传输至移位寄存器20的输出端gout。
95.需要说明的是，图15所示的实施例中的第二低电平输出阶段t2和高电平输出阶段t3的具体过程与图13所示的实施例中的第二低电平输出阶段t2和高电平输出阶段t3的具体过程相同或相似，在此不再赘述。
96.基于上述实施例提供的移位寄存器，相应地，本技术还提供了移位寄存器的驱动方法的具体实现方式。请参见以下实施例。
97.如图16所示，本技术实施例提供的移位寄存器的驱动方法包括以下步骤：
98.s101、电平输出阶段，电平控制端处于导通电平，第一节点控制模块响应于电平控制端的导通电平而导通，将第二时钟信号端的第二时钟信号传输至第一节点；第三时钟信号端和第一扫描控制信号端处于导通电平，第二节点控制模块响应于第三时钟信号端和第
一扫描控制信号端的导通电平而导通，将第一输入信号端的第一输入信号传输至第二节点。
99.这样，第一节点的电位由第一节点控制模块控制，第二节点的电位由第二节点控制模块控制。第一节点的电位和第二节点的电位彼此之间独立控制，即不再通过第二节点间接控制第一节点的电位，因而避免了在第二节点与第一电源电压信号端之间设置晶体管，防止第二节点通过该晶体管向第一电源电压信号端漏电流，从而维持第二节点的电位，进而保证第二输出模块输出的扫描驱动信号的电压值能够达到预期电压值，提升移位寄存器的驱动能力。
100.如图17所示，根据本技术的一些实施例，可选地，s101可以包括步骤s1011：第一低电平输出阶段，电平控制端处于导通电平，第一节点控制模块响应于电平控制端的导通电平而导通，将第二时钟信号端的导通电平传输至第一节点，第一输出模块响应于第一节点的导通电平而导通，将第一电源电压信号端输出的低电平传输至移位寄存器的输出端；第三时钟信号端和第一扫描控制信号端处于导通电平，第二节点控制模块响应于第三时钟信号端和第一扫描控制信号端的导通电平而导通，将第一输入信号端的截止电平传输至第二节点，第二输出模块响应于第二节点的截止电平而截止。
101.如图17所示，根据本技术的一些实施例，可选地，在s1011之后，s101还可以包括步骤s1012：第二低电平输出阶段，电平控制端处于导通电平，以使第一节点控制模块将第二时钟信号端的导通电平传输至第一节点，第一输出模块响应于第一节点的导通电平而导通，将第一电源电压信号端输出的低电平传输至移位寄存器的输出端；第三时钟信号端和第一扫描控制信号端处于导通电平，第二节点控制模块响应于第三时钟信号端和第一扫描控制信号端的导通电平而导通，将第一输入信号端的导通电平传输至第二节点，第二输出模块响应于第二节点的导通电平而导通，将第一时钟信号端输出的低电平传输至移位寄存器的输出端。
102.如图17所示，根据本技术的一些实施例，可选地，在s1012之后，s101还可以包括步骤s1013：高电平输出阶段，电平控制端处于导通电平，以使第一节点控制模块将第二时钟信号端的截止电平传输至第一节点，第一输出模块响应于第一节点的截止电平而截止；第二节点保持导通电平，第二输出模块响应于第二节点的导通电平而导通，将第一时钟信号端输出的高电平传输至移位寄存器的输出端。
103.如图18所示，根据本技术的另一些实施例，可选地，电平控制端复用第二节点。相应地，在图18所示的实施例中，s101可以包括步骤s1012’和s1013’，步骤s1012’与上述步骤s1012的具体过程相同，步骤s1013’与上述步骤s1013的具体过程相同。此外，在s101之前，本技术实施例提供的移位寄存器的驱动方法还可以包括步骤s100：第一低电平输出阶段，复位信号端输出导通电平，第一复位模块响应于复位信号端的导通电平而导通，将第二电源电压信号端的导通电平传输至第一节点，第一输出模块响应于第一节点的导通电平而导通，将第一电源电压信号端输出的低电平传输至移位寄存器的输出端；第三时钟信号端和第一扫描控制信号端处于导通电平，第二节点控制模块响应于第三时钟信号端和第一扫描控制信号端的导通电平而导通，将第一输入信号端的截止电平传输至第二节点，第二输出模块响应于第二节点的截止电平而截止。
104.图16至图18所示移位寄存器的驱动方法中的各个步骤已在介绍移位寄存器时详
细描述，为简洁描述，在此不再赘述。
105.基于上述实施例提供的移位寄存器20，相应地，本技术实施例还提供了一种栅极驱动电路。如图19所示，本技术实施例提供的栅极驱动电路100包括多个级联的移位寄存器20。移位寄存器20的输出端gout可以与显示面板中的扫描信号线s电连接，以向与扫描信号线s连接的子像素提供扫描驱动信号。
106.需要说明的是，栅极驱动电路100可以位于显示面板的一侧，也可以位于显示面板的两侧。即，栅极驱动电路100所应用的显示面板可以采取单边扫描(或称单边驱动)方式，也可以采取双边扫描(或称双边驱动)方式，还可以采取交叉扫描方式，本技术实施例对此不作限定。
107.基于上述实施例提供的移位寄存器20，相应地，本技术实施例还提供了一种显示面板。如图20所示，本技术实施例提供的显示面板1000包括多个级联的移位寄存器20。显示面板1000还可以包括沿列方向上依次排列的扫描信号线s。移位寄存器20的输出端gout可以与扫描信号线s电连接，以向与扫描信号线s连接的子像素提供扫描驱动信号。
108.基于上述实施例提供的移位寄存器20和显示面板1000，相应地，本技术实施例还提供了一种显示装置200，如图21所示，该显示装置200可包括设备本体2000以及上述实施例中的显示面板1000，该显示面板1000覆盖在设备本体2000上。设备本体2000中可设置有各类器件，如传感器件、处理器件等，在此并不限定。显示装置200具体可以为手机、计算机、平板电脑、数码相机、电视机、电子纸等具有显示功能的装置，在此并不限定。
109.需要明确的是，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同或相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。对于显示面板实施例和显示装置实施例而言，相关之处可以参见像素驱动电路实施例和阵列基板实施例的说明部分。本技术并不局限于上文所描述并在图中示出的特定结构。本领域的技术人员可以在领会本技术的精神之后，作出各种改变、修改和添加。并且，为了简明起见，这里省略对已知技术的详细描述。
110.本领域技术人员应能理解，上述实施例均是示例性而非限制性的。在不同实施例中出现的不同技术特征可以进行组合，以取得有益效果。本领域技术人员在研究附图、说明书及权利要求书的基础上，应能理解并实现所揭示的实施例的其他变化的实施例。在权利要求书中，术语“包括”并不排除其他结构；数量涉及“一个”但不排除多个；术语“第一”、“第二”用于标示名称而非用于表示任何特定的顺序。权利要求中的任何附图标记均不应被理解为对保护范围的限制。某些技术特征出现在不同的从属权利要求中并不意味着不能将这些技术特征进行组合以取得有益效果。