一种像素电路及其驱动方法、显示装置与流程

1.本公开涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示装置。


背景技术：

2.现有技术中的像素电路，显示装置在高亮度发光时，像素电路中的驱动晶体管电阻变小，因此，像素的行数越大，像素受到线电阻的影响越大，电压降越大，影响了显示效果。显示装置在低亮度发光时，驱动晶体管电阻较大，像素受线电阻的影响较小，但存储电容的数据电压在显示一帧画面的过程中会发生变化，影响显示效果。


技术实现要素：

3.本公开实施例提供一种像素电路及其驱动方法、显示装置，以解决或缓解现有技术中的一项或更多项技术问题。
4.作为本公开实施例的第一个方面，本公开实施例提供一种像素电路，包括：
5.数据写入模块，分别与数据信号端、第一扫描信号端、第一节点连接，被配置为在第一扫描信号端的控制下，向第一节点提供数据信号端的数据信号；
6.开关模块，分别与第一扫描信号端、第一节点和第二节点连接，被配置为在第一扫描信号端的控制下，向第二节点提供第一节点的数据信号；
7.第一存储模块，分别与第二节点和第一电源端连接，被配置为存储第二节点的数据信号；
8.第二存储模块，分别与第一节点和第二电源端连接，被配置为存储第一节点的数据信号；
9.驱动模块，分别与第一电源端、第二节点和发光模块连接，被配置为在第二节点的控制下，基于第一电源端的电信号向发光模块提供驱动电信号以驱动发光模块发光。
10.在一些可能的实现方式中，像素电路还包括发光控制模块，驱动模块与第三节点连接，发光控制模块分别与第三节点、控制信号端和发光模块连接，驱动模块被配置为在第二节点的控制下，基于第一电源端的电信号向第三节点提供驱动电信号，发光控制模块被配置为在控制信号端的控制下，向发光模块提供第三节点的驱动电信号，以驱动发光模块发光。
11.在一些可能的实现方式中，像素电路包括以下至少之一：
12.数据写入模块包括第一晶体管，第一晶体管的控制端与第一扫描信号端连接，第一晶体管的第一极与数据信号端连接，第一晶体管的第二极与第一节点连接；
13.开关模块包括第二晶体管，第二晶体管的控制端与第一扫描信号端连接，第二晶体管的第一极与第一节点连接，第二晶体管的第二极与第二节点连接；
14.第一存储模块包括第一存储电容，第一存储电容的第一极板和第二极板分别与第二节点和第一电源端连接；
15.第二存储模块包括第二存储电容，第二存储电容的第一极板和第二极板分别与第
一节点和第二电源端连接；
16.驱动模块包括第五晶体管，第五晶体管的控制端与第二节点连接，第五晶体管的第一极与第一电源端连接，第五晶体管的第二极与发光模块连接。
17.在一些可能的实现方式中，发光控制模块包括第六晶体管，第六晶体管的控制端与控制信号端连接，第六晶体管的第一极与第三节点连接，第六晶体管的第二极与发光模块连接。
18.在一些可能的实现方式中，像素电路还包括补偿模块，补偿模块分别与第一节点、第二节点、第一电源端和第二扫描信号端连接，补偿模块被配置为在第二扫描信号端和第二节点的控制下，使得流经补偿模块的电流为数据信号端的数据信号，以对驱动模块进行补偿，使得存储至第二节点的电压在发光阶段驱动驱动模块导通，且流经驱动模块的源漏极电流为数据信号，数据信号为电流数据信号。
19.在一些可能的实现方式中，补偿模块包括开关子模块和镜像子模块，开关子模块分别与第一节点、第二扫描信号端和第四节点连接，开关子模块被配置为在第二扫描信号端的控制下，使得第一节点的电流数据信号流经开关子模块；
20.镜像子模块分别与第四节点、第二节点和第一电源端连接，镜像子模块的结构与驱动模块的结构镜像对称，镜像子模块被配置为在第二节点的控制下，使得流经镜像子模块的电流为电流数据信号，以对驱动模块进行补偿，使得存储至第二节点的电压在发光阶段驱动驱动模块导通，且流经驱动模块的源漏极电流为电流数据信号。
21.在一些可能的实现方式中，像素电路包括以下至少之一：
22.开关子模块包括第三晶体管，第三晶体管的控制端与第二扫描信号端连接，第三晶体管的第一极与第一节点连接，第三晶体管的第二极与第四节点连接；
23.镜像子模块包括第四晶体管，第四晶体管的控制端与第二节点连接，第四晶体管的第一极与第四节点连接，第四晶体管的第二极与第一电源端连接。
24.作为本公开实施例的第二方面，本公开实施例提供一种像素电路的驱动方法，适用于本公开实施例中的像素电路，方法包括：
25.在第一写数据阶段，向第一节点和第二节点提供数据信号端的电流数据信号，直至补偿模块在第二节点和第二扫描信号端的控制下，使得流经补偿模块的电流为电流数据信号；
26.在第一发光阶段，在第二节点的控制下，流经驱动模块的电流为电流数据信号，以驱动发光模块发光。
27.在一些可能的实现方式中，方法还包括：
28.在第二写数据阶段，向第一节点和第二节点提供数据信号端的电压数据信号；
29.在第二发光阶段，驱动模块在第二节点的控制下，基于第一电源端的电信号向发光模块提供驱动电信号以驱动发光模块发光。
30.在一些可能的实现方式中，在第一写数据阶段，向第一节点和第二节点提供电流数据信号，向第四节点提供电流数据信号，直至镜像子模块在第二节点的控制下，使得流经镜像子模块的电流为电流数据信号。
31.在一些可能的实现方式中，第一写数据阶段和第一发光阶段适用于显示装置的高亮度显示，第二写数据阶段和第二发光阶段适用于显示装置的低亮度显示；低亮度为小于
或等于100尼特的亮度，高亮度为大于100尼特的亮度。
32.作为本公开实施例的第三方面，本公开实施例提供一种显示装置，包括本公开实施例中的像素电路。
33.本公开实施例的技术方案，灰阶显示过程中，在扫描下一行像素时，第一节点的电信号可以保持，使得第一节点的电位等同于第二节点的电位，从而减小了开关模块两端的电位差，减小了开关模块的漏电流，避免了第二节点存储的数据信号受开关模块的漏电流的影响而发生变化，使得第二节点存储的数据信号可以在显示一帧画面的过程中保持稳定，降低了开关模块的漏电流对驱动模块的影响，提高了显示效果。
34.上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本公开进一步的方面、实施方式和特征将会是容易明白的。
附图说明
35.在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本公开的一些实施方式，而不应将其视为是对本公开范围的限制。
36.图1为一种像素电路的示意图；
37.图2为本公开一实施例中像素电路的结构示意图；
38.图3为本公开另一实施例中像素电路的结构示意图；
39.图4为本公开另一实施例中像素电路的结构示意图；
40.图5为本公开另一实施例中像素电路的结构示意图；
41.图6为本公开另一实施例中像素电路的结构示意图；
42.图7为本公开另一实施例中像素电路的结构示意图；
43.图8为本公开另一实施例中像素电路的结构示意图；
44.图9为本公开一实施例中像素电路的电流驱动方式的工作时序图；
45.图10为本公开实施例中像素电路在第一写数据阶段的工作状态示意图；
46.图11为本公开实施例中像素电路在第一发光阶段的工作状态示意图。
47.图12为本公开一实施例中像素电路的电压驱动方式的工作时序图；
48.图13为本公开实施例中像素电路在第二写数据阶段的工作状态示意图；
49.图14为本公开实施例中像素电路在第二发光阶段的工作状态示意图；
50.附图标记说明：
51.10、数据写入模块；20、开关模块；30、第一存储模块；40、第二存储模块；50、驱动模块；60、发光模块；70、发光驱动模块；80、补偿模块；81、开关子模块；82、镜像子模块。
具体实施方式
52.在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本公开的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。
53.本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性
相同的器件，根据在电路中的作用本发明的实施例所采用的晶体管主要为开关晶体管。由于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本发明实施例中，将其中源极(源电极)称为第一极，漏极(漏电极)称为第二极，或者，可以将漏极称为第一极，源极称为第二极。按附图中的形态规定晶体管的中间端为栅极(也可以叫做栅电极)、信号输入端为源极、信号输出端为漏极。本发明实施例所采用的开关晶体管可以为p型开关晶体管或n型晶体管，p型开关晶体管在栅极为低电平时导通，在栅极为高电平时截止；n型晶体管在栅极为高电平时导通，在栅极为低电平时截止。此外，本发明各个实施例中的多个信号都对应有第一电位和第二电位。第一电位和第二电位仅代表该信号的电位有2个状态量，不代表全文中第一电位或第二电位具有特定的数值。本发明实施例中以第一电位为有效电位为例进行说明。
54.其中，耦接可以包括：两端之间电连接或者两端之间直接连接(如两端之间通过信号线建立连接)。本发明实施例对两端之间的耦接方式不做限定。
55.图1为一种像素电路的示意图。在高分辨率(ppi)显示中，类似于硅基led或硅基oled用于ar、vr显示时，分辨率有时需要达到2000ppi及以上。在高分辨率显示中，如图1所示，vdd带来的线电阻rs无法避免，显示亮度越高，最后一行像素受到电压降(ir drop)的影响越大，最终影响显示装置的显示效果。并且，由于开关晶体管t1源极和漏极之间存在漏电流，存储电容cst会受到开关晶体管t1的漏电流的影响，导致存储电容cst的存储的数据电压在显示一帧画面的过程中发生变化，影响显示效果。
56.图2为本公开一实施例中像素电路的结构示意图。如图2所示，像素电路可以包括数据写入模块10、开关模块20、第一存储模块30、第二存储模块40和驱动模块50。
57.数据写入模块10分别与数据信号端data、第一扫描信号端scan1、第一节点n1连接，被配置为在第一扫描信号端scan1的控制下，向第一节点n1提供数据信号端data的数据信号。
58.开关模块20分别与第一扫描信号端scan1、第一节点n1和第二节点n2连接，被配置为在第一扫描信号端scan1的控制下，向第二节点n2提供第一节点n1的数据信号。
59.第一存储模块30分别与第二节点n2和第一电源端vdd连接，被配置为存储第二节点n2的数据信号。
60.第二存储模块40分别与第一节点n1和第二电源端vss连接，被配置为存储第一节点n1的数据信号。
61.驱动模块50分别与第一电源端vdd、第二节点n2和发光模块60连接，被配置为在第二节点n2的控制下，基于第一电源端vdd的电信号向发光模块60提供驱动电信号以驱动发光模块60发光。其中，发光模块60的另一端与第二电源端vss连接。
62.相关技术中，如图1所示，存储电容cst与晶体管t1的漏极连接，数据信号端data与晶体管t1的源极连接。灰阶显示过程中，在扫描下一行像素时，数据信号端data的电信号产生变化，使得晶体管t1的vds较大，导致晶体管t1产生较大漏电流。存储电容cst受较大漏电流的影响，存储电容cst存储的数据信号在显示一帧画面的过程中发生变化，导致晶体管t2提供给发光模块60的电信号变化，影响显示效果。
63.本公开实施例中的像素电路，第二存储模块40被配置为存储第一节点n1的数据信号，开关模块20被配置为在第一扫描信号端scan1的控制下，向第二节点n2提供第一节点n1
的数据信号，从而，灰阶显示过程中，在扫描下一行像素时，第一节点n1的电信号可以保持，使得第一节点n1的电位等同于第二节点n2的电位，从而减小了开关模块20两端的电位差，减小了开关模块20的漏电流，避免了第二节点n2存储的数据信号受开关模块20的漏电流的影响而发生变化，使得第二节点n2存储的数据信号可以在显示一帧画面的过程中保持稳定，降低了开关模块20的漏电流对驱动模块50的影响，提高了显示效果。
64.在一种实施方式中，发光模块60可以为有机发光二极管(organic light
‑
emitting diode，oled)，或者，发光模块60可以为发光二极管(led)芯片。
65.图3为本公开另一实施例中像素电路的结构示意图。在一种实施方式中，如图3所示，数据写入模块10可以包括第一晶体管t1，第一晶体管t1的控制端与第一扫描信号端scan1连接，第一晶体管t1的第一极与数据信号端data连接，第一晶体管t1的第二极与第一节点n1连接。
66.在一种实施方式中，如图3所示，开关模块20可以包括第二晶体管t2，第二晶体管t2的控制端与第一扫描信号端scan1连接，第二晶体管t2的第一极与第一节点连接，第二晶体管t2的第二极与第二节点n2连接。
67.在一种实施方式中，如图3所示，第一存储模块30可以包括第一存储电容cst1，第一存储电容cst1的第一极板和第二极板分别与第二节点n2和第一电源端vdd连接。
68.在一种实施方式中，如图3所示，第二存储模块40可以包括第二存储电容cst2，第二存储电容cst2的第一极板和第二极板分别与第一节点n1和第二电源端vss连接。
69.在一种实施方式中，如图3所示，驱动模块50可以包括第五晶体管t5，第五晶体管t5的控制端与第二节点n2连接，第五晶体管t5的第一极与第一电源端vdd连接，第五晶体管t5的第二极与发光模块60连接。
70.需要说明的是，图3中示出了数据写入模块、开关模块、第一存储模块、第二存储模块和驱动模块的示例性结构，本领域技术人员可以理解，数据写入模块、开关模块、第一存储模块、第二存储模块和驱动模块并不限于图3所示的结构，只要可以实现其功能即可。
71.如图3所示，在灰阶显示过程中，在扫描下一行像素时，第二存储电容cst2可以使得第一节点n1的电信号保持，进而使得第一节点n1的电位等同于第二节点n2的电位，从而减小了第二晶体管t2的vds，使得第二晶体管t2的vds约为0，这样就可以减小第二晶体管t2的漏电流，避免了第二节点n2存储的数据信号受第二晶体管t2的漏电流的影响而发生变化，使得第二节点n2存储的数据信号可以在显示一帧画面的过程中保持稳定，降低了第二晶体管t2的漏电流对第五晶体管t5的影响，提高了显示效果。
72.图4为本公开另一实施例中像素电路的结构示意图。在一种实施方式中，如图4所示，像素电路还可以包括发光控制模块70，驱动模块50通过发光控制模块70与发光模块60连接。示例性地，驱动模块50与第三节点n3连接，发光控制模块70分别与第三节点n3、控制信号端em和发光模块60连接。驱动模块50被配置为在第二节点n2的控制下，基于第一电源端vdd的电信号向第三节点n3提供驱动电信号。发光控制模块70被配置为在控制信号端em的控制下，向发光模块60提供第三节点n3的驱动电信号，以驱动发光模块60发光。
73.本公开实施例中的像素电路，在驱动模块50与发光模块60之间设置发光控制模块70，在低灰阶显示时，采用控制信号端em结合电压驱动方式，可以实现对第一存储模块30快速充放电，并可以实现精确的低灰阶显示控制。
74.图5为本公开另一实施例中像素电路的结构示意图。在一种实施方式中，如图5所示，发光控制模块70可以包括第六晶体管t6，第六晶体管t6的控制端与控制信号端em连接，第六晶体管t6的第一极与第三节点n3连接，第六晶体管t6的第二极与发光模块60连接。
75.需要说明的是，图5中示出了发光控制模块的示例性结构，本领域技术人员可以理解，发光控制模块并不限于图3所示的结构，只要可以实现其功能即可。
76.图6为本公开另一实施例中像素电路的结构示意图。在一种实施方式中，如图6所示，像素电路还包括补偿模块80，补偿模块80分别与第一节点n1、第二节点n2、第一电源端vdd和第二扫描信号端scan2连接，补偿模块80被配置为在第二扫描信号端scan2和第二节点n2的控制下，使得流经补偿模块80的电流为数据信号端data的数据信号，以对驱动模块50进行补偿，使得存储至第二节点n2的电压在发光阶段驱动驱动模块50导通，且流经驱动模块50的源漏极电流为数据信号。示例性地，数据信号端data的数据信号为电流数据信号。也就是说，补偿模块80在第二扫描信号端scan2和第二节点n2的控制下，使得流经补偿模块80的电流为数据信号端data的电流数据信号，以对驱动模块50进行补偿，补偿后存储至第二节点n2的电压在发光阶段不仅驱动驱动模块50导通，而且使得流经驱动模块50的源漏极电流为数据信号端data的电流数据信号idata。
77.相关实施例中的像素电路，如图1所示，在高分辨率显示或高亮度显示时，数据信号端data输出电压数据信号，第一电源端vdd带来的线电阻rs无法避免，显示亮度越高，最后一行像素受到电压降(ir drop)的影响越大，最终影响显示装置的显示效果。
78.本公开实施例中的像素电路可以适用于高亮度显示，在高亮度显示时，数据信号端data输出的数据信号为电流数据信号。补偿模块80在第二扫描信号端scan2和第二节点n2的控制下，使得流经补偿模块80的电流为数据信号端data的电流数据信号idata，以对驱动模块50进行补偿，使得存储至第二节点n2的电压在发光阶段驱动驱动模块50导通，且流经驱动模块50的源漏极电流为电流数据信号idata。在发光阶段，第二节点n2的电压驱动驱动模块50导通，且流经驱动模块50的源漏极电流为电流数据信号idata，电流不会受到线电阻rs的影响，这样就可以保证显示面板中各像素行对应的像素电路的驱动能力相同，避免像素由于行数靠后而受到电压降的影响，提高了显示效果。
79.图7为本公开另一实施例中像素电路的结构示意图。在一种实施方式中，如图7所示，补偿模块80可以包括开关子模块81和镜像子模块82。开关子模块81分别与第一节点n1、第二扫描信号端scan2和第四节点n4连接，开关子模块81被配置为在第二扫描信号端scan2的控制下，使得第一节点n1的电流数据信号idata流经开关子模块81。
80.在一种示例性实施例中，镜像子模块82分别与第四节点n4、第二节点n2和第一电源端vdd连接，镜像子模块82的结构与驱动模块50的结构镜像对称，镜像子模块82被配置为在第二节点n2的控制下，使得流经镜像子模块82的电流为电流数据信号idata，以对驱动模块50进行补偿，使得存储至第二节点n2的电压在发光阶段驱动驱动模块50导通，且流经驱动模块50的源漏极电流为电流数据信号idata。示例性地，镜像子模块82在第二节点n2的控制下，使得流经镜像子模块82的电流为电流数据信号idata，以对驱动模块50进行补偿，补偿后存储至第二节点n2的电压在发光阶段不仅驱动驱动模块50导通，而且使得流经驱动模块50的源漏极电流为数据信号端data的电流数据信号idata，停止对第一存储模块30和第二存储模块40进行充电。
81.本公开实施例中的像素电路，将补偿模块80设置为包括开关子模块81和镜像子模块82，在电流数据信号idata流经镜像子模块82时，由于镜像子模块82的结构与驱动模块50的结构镜像对称，便可以实现发光阶段流经驱动模块50的电流为电流数据信号idata。通过在第一节点n1与镜像子模块82之间设置开关子模块81，在发光阶段，可以通过关断开关子模块81来切断镜像子模块82与第一节点n1的连接，使得开关模块20的两端即第一节点n1和第二节点n2的电位保持等同，使得开关模块的vds保持为0，避免开关模块20产生漏电流，进一步提高高亮度显示时的显示效果。
82.图8为本公开另一实施例中像素电路的结构示意图。在一种实施方式中，如图8所示，开关子模块81可以包括第三晶体管t3，第三晶体管t3的控制端与第二扫描信号scan2端连接，第三晶体管t3的第一极与第一节点n1连接，第三晶体管t3的第二极与第四节点n4连接。
83.示例性地，镜像子模块82可以包括第四晶体管t4，第四晶体管t4的控制端与第二节点n2连接，第四晶体管t4的第一极与第四节点n4连接，第四晶体管t4的第二极与第一电源端vdd连接。
84.需要说明的是，图8中示出了开关子模块和镜像子模块的示例性结构，本领域技术人员可以理解，开关子模块和镜像子模块并不限于图8所示的结构，只要可以实现其功能即可。
85.在一种实施方式中，如图8所示，数据写入模块10可以包括第一晶体管t1，第一晶体管t1的控制端与第一扫描信号端scan1连接，第一晶体管t1的第一极与数据信号端data连接，第一晶体管t1的第二极与第一节点n1连接。
86.开关模块20可以包括第二晶体管t2，第二晶体管t2的控制端与第一扫描信号端scan1连接，第二晶体管t2的第一极与第一节点连接，第二晶体管t2的第二极与第二节点n2连接。
87.第一存储模块30可以包括第一存储电容cst1，第一存储电容cst1的第一极板和第二极板分别与第二节点n2和第一电源端vdd连接。
88.第二存储模块40可以包括第二存储电容cst2，第二存储电容cst2的第一极板和第二极板分别与第一节点n1和第二电源端vss连接。
89.驱动模块50可以包括第五晶体管t5，第五晶体管t5的控制端与第二节点n2连接，第五晶体管t5的第一极与第一电源端vdd连接，第五晶体管t5的第二极与第三节点n3连接。
90.发光控制模块70可以包括第六晶体管t6，第六晶体管t6的控制端与控制信号端em连接，第六晶体管t6的第一极与第三节点n3连接，第六晶体管t6的第二极与发光模块60连接。发光模块60可以为oled或者led芯片，发光模块60的一端与第六晶体管t6的第二极连接，发光模块60的另一端与第二电源端vss连接。
91.在一种示例性实施例中，第一晶体管t1到第六晶体管t6的类型可以相同，或者，第一晶体管t1到第六晶体管t6的类型可以不相同。例如，第一晶体管t1到第六晶体管t6可以均为p型晶体管，或者，第一晶体管t1到第六晶体管t6可以均为n型晶体管。像素电路中采用相同类型的晶体管可以简化工艺流程，减少工艺难度，提高产品的良率。例如，p型晶体管可以由低温多晶硅薄膜晶体管或非晶硅薄膜晶体管实现，n型晶体管可以由氧化物薄膜晶体管或非晶硅薄膜晶体管实现。下文中，以第一晶体管t1到第六晶体管t6均为p型晶体管为
例，说明本公开实施例中像素电路的工作原理。以
“×”
表示晶体管关断，以
“○”
表示晶体管导通。
92.在一种实施方式中，本公开如图6至图8实施例中的像素电路，在显示装置的低亮度显示情况下，可以采用电压驱动方式，即数据信号端data向像素电路提供电压数据信号vdata；在显示装置的高亮度显示情况下，可以采用电流驱动方式，即数据信号端data向像素电路提供电流数据信号idata。示例性地，低亮度为小于或等于100尼特的亮度，高亮度为大于100尼特的亮度。从而，在显示装置的显示亮度小于或等于100尼特的情况下，本公开实施例中的像素电路采用电压驱动方式，数据信号端data向像素电路提供电压数据信号vdata；在显示装置的显示亮度大于100尼特的情况下，本公开实施例中的像素电路采用电流驱动方式，数据信号端data向像素电路提供电流数据信号idata。
93.图9为本公开一实施例中像素电路的电流驱动方式的工作时序图。参考图9，电流驱动方式可以包括第一写数据阶段m1和第一发光阶段m2。
94.图10为本公开实施例中像素电路在第一写数据阶段的工作状态示意图。如图9和图10，在第一写数据阶段m1，第一扫描信号端scan1、第二扫描信号端scan2均为低电平信号，控制信号端em为高电平信号，第一晶体管t1、第二晶体管t2、第三晶体管t3均导通，第六晶体管t6关断，数据信号端data的电流数据信号idata对第一节点n1和第二节点n2进行充电。在写数据阶段m3，由于第二节点n2的电信号未达到第五晶体管t5和第四晶体管t4的开启电压，第四晶体管t4和第五晶体管t5可以均处于关断状态。
95.图11为本公开实施例中像素电路在第一发光阶段的工作状态示意图。在数据信号端data的电流数据信号对第二节点n2进行充电至使得第二节点n2的电信号达到第五晶体管t5的开启电压，使得第四晶体管t4和第五晶体管t5导通，由于此时数据信号端data输出为电流数据信号idata，因此，在第三晶体管t3和第四晶体管t4均导通情况下，流经第四晶体管t4的电流为电流数据信号idata，充电结束，即第一写数据阶段m3结束，进入第一发光阶段m2。由于第四晶体管t4与第五晶体管t5为镜像对称设计，因此，在流经第四晶体管t4的电流为电流数据信号idata时，存储至第二节点n2的电压可以在第一发光阶段驱动驱动模块50导通，并且使得流经驱动模块50的源漏极电流为电流数据信号idata。参考如图9和图11，在第一发光阶段m2，第一扫描信号端scan1和第二扫描信号端scan2均为高电平信号，第一晶体管t1、第二晶体管t2和第三晶体管t3均关断，控制信号端em为低电平，第六晶体管t6导通，第二节点n2的电压驱动第五晶体管t5，流经第五晶体管t5的电流为电流数据信号idata，第五晶体管t5的驱动能力不会受到线电阻rs的影响，可以保证显示面板中各像素行对应的像素电路的驱动能力相同，避免像素由于行数靠后而受到电压降的影响，提高了显示效果。
96.在第一发光阶段m2，第一节点n1的电位等同于第二节点n2的电位，使得第二晶体管t2的vds约为0，减小了第二晶体管t2的漏电流，避免了第二节点n2存储的数据信号受第二晶体管t2的漏电流的影响而发生变化，使得第二节点n2存储的数据信号可以在显示一帧画面的过程中保持稳定，降低了第二晶体管t2的漏电流对第五晶体管t5的影响，提高了高亮度显示时的显示效果。
97.图12为本公开一实施例中像素电路的电压驱动方式的工作时序图。参考图12，电压驱动方式可以包括第二写数据阶段m3和第二发光阶段m4。
98.图13为本公开实施例中像素电路在第二写数据阶段的工作状态示意图。如图12和图13，在第二写数据阶段m3，第一扫描信号端scan1为低电平信号，第二扫描信号端scan2和控制信号端em均为高电平信号，第三晶体管t3关断，第六晶体管t6关断，第一晶体管t1、第二晶体管t2均导通，数据信号端data的电压数据信号被写入第一节点n1和第二节点n2。在第二写数据阶段m3，由于第六晶体管t6关断，避免发光模块60在写数据阶段出现发光，可以实现对第二节点n2的快速充电。
99.图14为本公开实施例中像素电路在第二发光阶段的工作状态示意图。如图12和图14，在第二发光阶段m4，第一扫描信号端scan1为高电平信号，第二扫描信号端scan2为高电平信号，控制信号端em为低电平信号，第一晶体管t1、第二晶体管t2和第三晶体管t3均关断，第六晶体管t6导通，第二节点n2的充电完成，第二节点n2的电压数据信号使得第五晶体管t5导通，从而，第一电源端vdd、第五晶体管t5、第六晶体管t6、发光模块60和第二电源端vss的回路导通，驱动发光模块60发光。
100.在第二发光阶段，第一节点n1的电位等同于第二节点n2的电位，使得第二晶体管t2的vds约为0，减小了第二晶体管t2的漏电流，避免了第二节点n2存储的电压数据信号受第二晶体管t2的漏电流的影响而发生变化，使得第二节点n2存储的电压数据信号可以在显示一帧画面的过程中保持稳定，降低了第二晶体管t2的漏电流对第五晶体管t5的影响，提高了显示效果。
101.示例性地，数据信号端data输出电压数据信号或电流数据信号，可以由源驱动芯片(source ic)控制。
102.本公开实施例还提供一种像素电路的驱动方法，适用于本公开以上实施例中的像素电路。像素电路的驱动方法可以包括：
103.在第一写数据阶段，向第一节点和第二节点提供数据信号端的电流数据信号，直至补偿模块在第二节点和第二扫描信号端的控制下，使得流经补偿模块的电流为电流数据信号；在第一发光阶段，在第二节点的控制下，流经驱动模块的电流为电流数据信号，以驱动发光模块发光。
104.在一种实施方式中，驱动方法还可以包括：在第二写数据阶段，向第一节点和第二节点提供数据信号端的电压数据信号；在第二发光阶段，驱动模块在第二节点的控制下，基于第一电源端的电信号向发光模块提供驱动电信号以驱动发光模块发光。
105.在一种实施方式中，在第一写数据阶段，驱动方法包括：向第一节点和第二节点提供电流数据信号，向第四节点提供电流数据信号，直至镜像子模块在第二节点的控制下，使得流经镜像子模块的电流为电流数据信号。
106.在一种实施方式中，第二写数据阶段和第二发光阶段适用于显示装置的低亮度显示；第一写数据阶段和第一发光阶段适用于显示装置的高亮度显示，低亮度为小于或等于100尼特的亮度，高亮度为大于100尼特的亮度。
107.下面结合图7所示实施例，详细说明本公开实施例中像素电路的驱动方法。
108.在第一写数据阶段m3，数据信号端data的电流数据信号idata通过数据写入模块10向第一节点n1提供电流数据信号idata，第一节点n1通过开关模块20向第二节点n2提供电流数据信号idata，第一节点n1通过开关子模块81向第四节点n4提供电流数据信号idata，实现对第一节点n1和第二节点n2的充电，直至镜像子模块82在第二节点n2的控制
下，使得流经镜像子模块82的电流为电流数据信号idata，充电结束；在第一发光阶段，在第二节点n2的控制下，流经驱动模块50的电流为电流数据信号idata，流经发光控制模块70的电流为电流数据信号idata，以驱动发光模块60发光。
109.在第二写数据阶段m1，数据信号端data通过数据写入模块10向第一节点提供电压数据信号vdata，第一节点n1通过开关模块20向第二节点n2提供电压数据信号vdata。在第二发光阶段m2，驱动模块50在第二节点n2的控制下，基于第一电源端的电信号，通过发光控制模块70向发光模块60提供驱动电信号以驱动发光模块60发光。
110.需要说明的是，本公开实施例中的像素电路采用的薄膜晶体管的类型不限于上述所给出的实现方式，可由本领域技术人员根据实际情况更换，对应地，像素电路的外部信号的时序可由本领域技术人员根据实际情况做相应的调整。这里，本公开实施例对此不做限定。
111.基于前述实施例的发明构思，本公开实施例还提供了一种显示装置，该显示装置包括采用前述实施例的像素电路。示例性地，显示装置可以为硅基led显示装置，或者，显示装置可以为硅基oled显示装置。显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
112.需要说明的是，本公开实施例中，发光二极管(led)芯片可以为次毫米发光二极管(mini light emitting diode，简称mini led)芯片，或者，可以为微型发光二极管(micro light emitting diode，简称micro led)芯片。
113.在本说明书的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。
114.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者多个该特征。在本公开的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
115.在本公开中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本公开中的具体含义。
116.在本公开中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。
117.上文的公开提供了许多不同的实施方式或例子用来实现本公开的不同结构。为了
简化本公开，上文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本公开。此外，本公开可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。
118.以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。