陶瓷电路基板以及电子部件模块的制作方法

1.本发明涉及陶瓷电路基板以及电子部件模块。


背景技术：

2.以往，基于陶瓷电路基板进行了各种开发。作为这种技术，例如已知有专利文献1中记载的技术。专利文献1中记载了陶瓷电路基板，其特征在于，电路层由第1电路层和第2电路层构成，所述第1电路层由钎料形成，所述第2电路层由经由钎料而与陶瓷基板表面接合的金属电路板形成(专利文献1的权利要求1)。该文献的权利要求6中，记述了在由金属电路板形成的第2电路层的表面形成有镀层。
3.现有技术文献
4.专利文献
5.专利文献1：日本特开2005
‑
101415号公报


技术实现要素：

6.发明要解决的课题
7.然而，本技术的发明人进行了研究，结果明确了上述专利文献1记载的陶瓷电路基板中，在用于电子部件模块时的连接可靠性方面存在改善的余地。
8.用于解决课题的手段
9.利用在金属电路板的表面上形成的镀层，焊锡的润湿良好。因此，认为通过焊锡接合能提高金属电路板与电子部件的密合性。
10.然而，针对与金属电路板的表面相接触的镀层的接触面进行了研究，结果发现，如果在镀层的前端部分产生应力集中，并面向面内方向施加应力，则产生镀层的剥离。随着电子部件模块的高输出化
·
高集成化的发展，当暴露于焊锡接合等高温环境时，这样的剥离的产生频率进一步提高。
11.因此，根据上述情况，本技术的发明人进一步研究后，明确了通过在金属电路板的表面形成凹部并在该凹部内形成镀层，在与金属电路板的表面相接触的镀层的接触面中上述应力集中消失，并能够抑制镀层的剥离。
12.发现通过使用在这样的凹部内具有镀层的陶瓷电路基板，能够实现连接可靠性优异的电子部件模块，从而完成了本发明。
13.根据本发明，提供陶瓷电路基板，其具备：
14.氮化硅基板；
15.铜散热板，其设置于所述氮化硅基板的一面；
16.铜电路板，其设置于所述氮化硅基板的另一面，
17.陶瓷电路基板具备银镀层，所述银镀层设置于所述铜电路板的另一面的至少一部分，所述铜电路板的另一面位于与所述氮化硅基板的另一面相对的主面的相反侧，
18.所述银镀层形成于所述铜电路板的另一面上的凹部内。
19.另外，根据本发明，提供电子部件模块，其具备：
20.所述陶瓷电路基板；
21.电子部件，其设置在所述陶瓷电路基板的铜电路板上；和
22.散热器，其设置在所述陶瓷电路基板的铜散热板上。
23.发明的效果
24.根据本发明，提供用于电子部件模块时的连接可靠性优异的陶瓷电路基板、以及使用其的电子部件模块。
附图说明
25.[图1]为示意性地示出本实施方式的陶瓷电路基板的构成的一例的图，图1的(a)示出侧面图，图1的(b)示出上表面图。
[0026]
[图2]为示意性地示出银镀层的形成工序的一例的工序剖视图。
[0027]
[图3]为示意性地示出本实施方式的电子部件模块的一例的剖视图。
[0028]
[图4]示出实施例1的陶瓷电路基板的板厚方向的截面处的sem图像。
[0029]
[图5]示出比较例1的陶瓷电路基板的板厚方向的截面处的sem图像。
具体实施方式
[0030]
以下，针对本发明的实施方式，使用附图进行说明。需要说明的是，在全部的附图中，对同样的构成要素赋予同样的附图标记而适当省略说明。另外，图为概略图，与实际的尺寸比率不一致。
[0031]
需要说明的是，在本实施方式中，如图所示那样规定了前后左右上下的方向并进行说明。但是，这是为了便于说明上述构成要素的相对关系而简便地规定。因此，实施本发明的制品的制造时、使用时的方向不受限定。
[0032]
本实施方式的陶瓷电路基板的概要如下所述。
[0033]
本实施方式的陶瓷电路基板具备：氮化硅基板；铜散热板，其设置于氮化硅基板的一面；铜电路板，其设置于氮化硅基板的另一面；和银镀层，其设置于铜电路板的另一面的至少一部分，所述铜电路板的另一面位于与氮化硅基板的另一面相对的主面的相反侧。在该陶瓷电路基板中，银镀层形成于设置在铜电路板的另一面上的凹部内。
[0034]
根据本技术的发明人的见解，通过在金属电路板的表面的凹部形成银镀层，能够抑制银镀层的剥离。
[0035]
虽然详细的机理并不明确，但认为是如下这样的情况。
[0036]
平面上所设置的镀层中，与该平面接触的前端部分存在应力集中点α。以该应力集中点α为基点而在面内方向上接受应力，因此存在镀层处产生表面剥离的风险。
[0037]
与此相对，认为设置在凹面上的镀层中，由于在面内方向上没有接受应力的应力集中点α，因此能够抑制镀层的剥离。
[0038]
本实施方式的电子部件模块具备：陶瓷电路基板；电子部件，其设置于陶瓷电路基板的铜电路板；和散热器，其设置于陶瓷电路基板的铜散热板。
[0039]
通过使用上述陶瓷电路基板，能够提高电子部件模块的连接可靠性。
[0040]
以下，针对本实施方式的陶瓷电路基板的各构成进行详述。
[0041]
图1为示意性地示出陶瓷电路基板100的构成的一例的图，图1的(a)示出侧面图，图1的(b)示出上表面图。需要说明的是，图1(a)为图1(b)的a
‑
a线剖视图。
[0042]
陶瓷电路基板100具备：氮化硅基板10；铜散热板20，其设置于氮化硅基板10的一面12；和铜电路板30，其设置于氮化硅基板10的另一面14。
[0043]
氮化硅基板10为包含si3n4作为主成分的白色陶瓷基板。氮化硅基板10具有优异的机械强度、绝缘性以及导热率。
[0044]
板厚方向的剖视时的氮化硅基板10的截面形状可以为近似矩形。
[0045]
另外，从一面12的垂线方向观察时的氮化硅基板10的平面形状只要是实用的形状，则没有限定，例如可以为近似矩形。
[0046]
氮化硅基板10的板厚只要在实用的范围内，则没有限定，例如为0.2mm～1.5mm，优选为0.2mm～1.0mm，更优选为0.2mm～0.7mm。
[0047]
本说明书中，只要没有特别明示，“～”表示包括上限值和下限值。
[0048]
只要没有特别明示的说明，“近似”这样的术语表示包含考虑到制造上的公差、偏差等的范围。
[0049]
铜散热板20为包含cu作为主成分的铜板。作为铜散热板20，可以使用cu板，也可以使用cu
‑
mo合金等cu合金板、cu/mo/cu的多层cu板。
[0050]
铜散热板20作为散热器接合用的铜板而使用。
[0051]
板厚方向的剖视时的铜散热板20的截面形状可以为近似矩形。
[0052]
另外，从一面12的垂线方向观察时的铜散热板20的平面形状只要是实用的形状，则没有限定，例如可以为近似矩形。
[0053]
铜散热板20的板厚只要在实用的范围内则没有限定，例如为0.15mm～4.0mm，优选为0.15mm～1.0mm，更优选为0.30mm～1.0mm。
[0054]
铜散热板20的铜粒子的尺寸(铜晶体的平均晶体粒径)例如为30μm以上600μm以下，优选为50μm以上500μm以下，更优选为100μm以上300μm以下。通过将铜散热板20中的铜晶体的平均晶体粒径设为上述数值范围内，可以进一步降低接合强度不良或热阻不良。
[0055]
铜电路板30由包含cu作为主成分的铜层构成，并为具有电路图案的铜板。作为铜电路板30，可以使用cu板，也可以使用cu
‑
mo合金等cu合金板、cu/mo/cu的多层cu板。铜电路板30与电子部件、外部连接端子等电连接。
[0056]
板厚方向的剖视时的铜电路板30的截面形状可以为近似矩形。
[0057]
另外，从氮化硅基板10的另一面14的垂线方向观察时的铜电路板30的平面形状，只要是作为电路图案实用的形状则没有限定，例如可以为近似矩形、近似多边形等。
[0058]
铜电路板30的板厚只要在实用的范围内则没有限定，例如为0.15mm～4.0mm，优选为0.15mm～1.0mm，更优选为0.30mm～1.0mm。
[0059]
铜电路板30的铜粒子的尺寸(铜晶体的平均晶体粒径)例如为30μm以上600μm以下，优选为50μm以上500μm以下，更优选为100μm以上300μm以下。通过将铜电路板30中的铜晶体的平均晶体粒径设为上述数值范围内，可以进一步降低接合强度不良或热阻不良。虽然上述机理尚不明确，但推测是由于在铜电路板30中，铜晶体产生适度的晶界滑移等而应力得以适度地缓和。
[0060]
氮化硅基板10与铜散热板20可以彼此直接接合，也可以经由接合材料层而接合。
同样地，氮化硅基板10与铜电路板30可以彼此直接接合，也可以经由接合材料层而接合。接合材料可以各自相同也可以彼此不同。
[0061]
作为接合材料，可以使用钎料。
[0062]
作为钎料，可以使用含有选自钛(ti)、铟(in)、锆(zr)、铪(hf)、铌(nb)、钽(ta)、钒(v)、铝(al)、锡(sn)中的至少一种的活性金属的银
‑
铜系钎料。具体而言，可以使用ag
‑
cu
‑
ti系钎焊料、ag
‑
cu
‑
in
‑
ti系钎焊料、ag
‑
cu
‑
sn
‑
ti系钎焊料。可以将它们单独使用也可以将2种以上组合而使用。
[0063]
对于ag与cu与sn或in的配合比而言，例如，可以设为ag：85.0质量份以上95.0质量份以下，cu：5.0质量份以上13.0质量份以下，sn或in：0.4质量份以上3.5质量份以下。通过设为上述数值范围内，可防止钎料的熔化温度过度地上升，能够以适度的温度接合，能够使来自接合时的热膨胀率差的热应力降低，能够使耐热循环性提高。
[0064]
例如，相对于ag与cu与sn或in的合计100质量份而言，钛等活性金属的添加量可以设为1.5质量份以上5.0质量份以下。通过适当地调节活性金属的添加量，可以进一步提高相对于陶瓷板而言的润湿性，可以进一步抑制接合不良的产生。
[0065]
在铜散热板20与氮化硅基板10之间、以及铜电路板30与氮化硅基板10之间中的至少一者处可以设置银
‑
铜系钎料层。
[0066]
银
‑
铜系钎料层的厚度只要在实用上的范围内则没有限定，例如为3μm以上40μm以下，优选为4μm以上25μm以下。
[0067]
图1(a)的陶瓷电路基板100中，将氮化硅基板10的厚度设为t1，将铜散热板20的厚度设为t2，将铜电路板30的厚度设为t3。
[0068]
此时，t1、t2以及t3例如可以构成为满足1≤(t2 t3)/t1≤15。(t2 t3)/t1的上限可以为15以下，也可以为10以下。由此，可以提高陶瓷电路基板100的冷热循环的耐性。另一方面，(t2 t3)/t1的下限没有特别限定，可以为1以上，也可以为2以上。
[0069]
图1(b)的陶瓷电路基板100中，在氮化硅基板10的另一面14的平面内，可以形成1个或2个以上的铜电路板30。在氮化硅基板10的一面12上只要形成1个铜散热板20即可，也可以在一面12的平面内形成多个铜散热板20。
[0070]
陶瓷电路基板100具备银镀层50，所述银镀层50设置于铜电路板30的另一面34的至少一部分上。因银镀层50而焊锡润湿性提高。因此，可以提高铜电路板30与电子部件的密合性。银镀层等镀层可以形成于铜散热板20的散热器接合面侧。
[0071]
银镀层50可以使用实用的材料，但包含ag作为主成分。银镀层50可以含有ag、以及其他元素，例如可以含ni、p等。
[0072]
图1(a)的陶瓷电路基板100中，银镀层50形成于设置在铜电路板30的另一面34上的凹部60内。
[0073]
图2为示意性地示出银镀层50的形成工序的一例的工序剖视图。
[0074]
如图2(a)所示，在氮化硅基板10上形成具有电路图案的铜电路板30。
[0075]
作为一种具体的方法，例如将铜板接合在氮化硅基板10上。并且，对该铜板进行蚀刻处理而形成具有电路图案的铜电路板30。可以对铜电路板30的另一面34实施化学研磨处理。
[0076]
接下来，如图2(b)、图2(c)所示，在铜电路板30的另一面34上形成凹部60。在该凹
部60的内部形成银镀层50。
[0077]
对具体的方法之一进行说明。
[0078]
首先，在铜电路板30的另一面34上，针对搭载半导体元件等电子部件的搭载区域，形成具有开口图案的抗蚀剂70。例如，通过丝网印刷、曝光法，在抗蚀剂70处形成图案。由抗蚀剂70覆盖的另一面34的区域对应于非搭载区域。
[0079]
接下来，在抗蚀剂70内的铜电路板30的另一面34实施镀敷前处理。作为镀敷前处理，可以使用铜用脱脂液实施脱脂。进而，对另一面34的表面进行清洗。之后，使用包含硫酸以及过氧化氢的硫酸过氧化氢等铜蚀刻液，在另一面34的表面形成从另一面34向一面32方向凹陷的凹部60。在形成该凹部60时，在本发明中，为了形成比通常更深的凹部，例如进行长时间的处理。此时，能够除去形成于另一面34的表面的铜氧化膜。因此，可提高凹部60内的表面与银镀层50的密合性。接下来，根据需要，可以进行清洗、干燥。
[0080]
接下来，通过无电解镀敷法等，在凹部60的内部形成银镀层50。
[0081]
之后，使用剥离液以除去抗蚀剂70。对于抗蚀剂剥离液而言，可以使用已知的药液，优选使用对铜而言侵蚀性小的剥离液。作为对铜而言低侵蚀性的剥离液，例如可使用苛性钠(氢氧化钠水溶液)。另外，使用苛性钠等时，不易产生侧蚀。
[0082]
根据本技术的发明人的见解，发现在将氢氧化钾水溶液用作抗蚀剂剥离液时，在银镀层50的下方产生底切(undercut)。认为氢氧化钾水溶液蔓延到银镀层50的周缘部的下方，侵蚀了铜电路板30的表面的一部分。在银镀层50下的底切处产生污染、氧化，有导致密合性、连接可靠性降低的风险。
[0083]
与此相对，判明了通过使用氢氧化钠水溶液等对铜具有低侵蚀性的剥离液作为抗蚀剂剥离液，能够抑制上述底切的发生。由此，可以提高铜电路板30与银镀层50的密合性，并提高连接可靠性。
[0084]
在除去抗蚀剂70后，可以对铜电路板30、银镀层50、或者铜散热板20的表面进行碱清洗。在碱清洗中，适当地选择药液浓度、重复次数。
[0085]
在碱清洗后的铜散热板20、铜电路板30的表面上，也可以不使用苯并三唑等通常用于铜板的防锈剂进行处理。能够抑制接合界面处杂质的产生。
[0086]
由此，如图2(c)所示，可以在铜电路板30的凹部60内形成银镀层50。
[0087]
在铜电路板30的板厚方向观察时的一处剖视中，铜电路板30也可以构成为在银镀层50的形成区域的下方不包含侧蚀部。
[0088]
银镀层50的下表面构成为其至少一部或整体与铜电路板30的另一面34接触。在不包含侧蚀部的铜电路板30中，银镀层50的下表面的整体成为与另一面34接触的状态。需要说明的是，银镀层50的下表面的一部分也可以形成于距凹部60更靠外侧的区域。
[0089]
银镀层50构成为填充凹部60的至少一部分或整体。填充凹部60的一部分的银镀层50可以沿着凹部60内的另一面34的表面形成。
[0090]
在铜电路板30的板厚方向观察时的一处剖视中，银镀层50可以具有沿着从铜电路板30的一面32侧向另一面34侧方向开口的近似
コ
字形。由此，与银镀层50的表面由平面构成的情况相比，通过与焊锡的接触面积增大、焊锡的锚固效果，能够提高银镀层50与焊锡的密合性。
[0091]
通过二维轮廓形状测定而测得的凹部60的深度的上限例如为50μm以下，优选为35
μm以下，更优选为25μm以下。由此，可提高焊锡连接时的连接稳定性。凹部60的深度的下限例如为1μm以上，优选为2μm以上，更优选为3μm以上。由此，可提高银镀层50与铜电路板30的密合性。
[0092]
从垂线方向观察铜电路板30的另一面34时，银镀层50的被覆面积相对于凹部60内的表面整体而言的下限例如为80％以上，优选为85％以上，更优选为90％以上。由此，可提高利用银烧结接合的半导体元件的接合性。银镀层50的被覆面积相对于凹部60内的表面而言的上限没有特别限定，可以为100％以下，也可以为99％以下。
[0093]
从垂线方向观察铜电路板30的另一面34时，银镀层50的被覆面积相对于铜电路板30的另一面34侧的表面整体而言的下限例如为10％以上，优选为30％以上，更优选为45％以上。由此，可提高焊锡接合性。银镀层50的被覆面积相对于另一面34而言的上限没有特别限定，可以为90％以下，也可以为80％以下。由此，针对在面内方向上、位于凹部60的外侧的铜电路板30的另一面34，可以提高机械强度。
[0094]
另外，在铜电路板30的侧面上也可以不形成银镀层50。由此，能够抑制由于在铜电路板30的另一面34侧与侧面侧之间产生的线性膨胀系数的差异、变形程度的差异而施加于银镀层50的应力。由此，能够抑制铜电路板30与银镀层50的剥离。
[0095]
银镀层50的厚度例如为0.1μm以上3.0μm以下，优选为0.2μm以上2.0μm以下，更优选为0.3μm以上1.0μm以下。
[0096]
优选凹部60的深度比银镀层50的厚度大，更优选的是，优选凹部60的深度为银镀层50的厚度的2倍以上。
[0097]
依照jis b 0601
‑
1994测得的、银镀层50的表面粗糙度ra例如为0.01μm以上0.9μm以下，优选为0.1μm以上0.6μm以下。通过将银镀层50的表面粗糙度设为上述范围内，能够提高银镀层50与焊锡的密合性。
[0098]
图3为示意性地示出本实施方式的电子部件模块200的一例的剖视图。
[0099]
电子部件模块200具备搭载于陶瓷电路基板100的半导体元件等电子部件120。电子部件120也可以通过引线键合来与铜电路板30、外部连接那样的引线框等进行电连接。
[0100]
就电子部件120而言，根据所期望的功能，例如可以选择igbt(insulated gate bipolar transistor，绝缘栅双极晶体管)、mosfet(metal oxide semiconductor field effect transistor，金属
‑
氧化物半导体场效应晶体管)、fwd(free wheeling diode，续流二极管)等各种半导体元件。
[0101]
电子部件模块200具备设置于铜散热板20的散热器110。由此，可提高由陶瓷电路基板100向散热器110的热传导。
[0102]
散热器110可以由例如铝、铜、它们的合金等具有高导热率的材料来形成，也可以由铝、或铝合金来形成。
[0103]
电子部件120可以经由焊锡层132而与铜电路板30焊锡接合。另外，散热器110可以经由焊锡层130而与铜散热板20焊锡接合。
[0104]
作为用于焊锡层130以及焊锡层132的焊锡材料，可以使用已知的物质，也可以使用例如sn
‑
sb系、sn
‑
ag系、sn
‑
cu系、sn
‑
in系、或者sn
‑
ag
‑
cu系的焊锡材料(所谓无铅焊锡材料)。
[0105]
电子部件模块200可以具有对电子部件120进行密封的密封树脂层(未图示)。密封
树脂层可以对陶瓷电路基板100的一部分或整体进行密封。
[0106]
密封树脂部可以通过使密封树脂部形成用树脂组合物固化而形成。
[0107]
密封树脂部形成用树脂组合物的种类没有特别限定，可以使用传递模塑用树脂组合物、压塑成型用树脂组合物、液状密封材料等在该技术领域通常使用的树脂组合物。
[0108]
密封树脂部形成用树脂组合物优选包含热固性树脂，优选包含选自环氧树脂、酚醛树脂、氰酸酯树脂、双马来酰亚胺三嗪树脂、丙烯酸树脂、有机硅树脂中的1种或2种以上，更优选至少包含环氧树脂。
[0109]
密封树脂部形成用树脂组合物可以进一步包含固化剂、填充材料等。
[0110]
作为填充材料，可举出熔融二氧化硅(球状二氧化硅)、结晶二氧化硅、氧化铝、碳化硅、氮化硅、氮化铝、氮化硼、氧化铍、氧化锆等粉末或将它们球形化而成的珠粒、玻璃纤维、芳纶纤维、碳纤维等。填充材料可以单独使用1种，也可以将2种以上组合而使用。
[0111]
以上，针对本发明的实施方式进行了阐述，但它们是本发明的例示，可以采用上述以外的各种构成。另外，本发明不限定于上述实施方式，在能够实现本发明目的的范围内的变形、改良等也包含在本发明中。
[0112]
实施例
[0113]
以下，参照实施例对本发明进行详细地说明，但本发明不受这些实施例记载的任何限定。
[0114]
＜陶瓷电路基板的制作＞
[0115]
在平均粒径0.7μm的氮化硅原料粉末91.4质量份中，作为烧结助剂，添加y2o
3 6.0质量份和mgo 1.5质量份，混入有机溶剂、有机粘结剂、增塑剂等并用球磨机均匀地混合来制成原料浆料。将原料浆料消泡
·
增粘后，用刮刀法进行片材成型而得到成型体。将得到的片材成型体切断后，于500℃脱脂，进一步在煅烧炉内在1850℃、5小时的氮气氛中进行煅烧，制作氮化硅基板。
[0116]
作为钎料(包含活性金属)，准备相对于ag粉末(福田金属箔粉工业株式会社制：ag
‑
hwq 2.5μm)89.5质量份、cu粉末(福田金属箔粉工业株式会社制：cu
‑
hwq 3μm)9.5质量份、sn粉末(福田金属箔粉工业株式会社制：sn
‑
hpn 3μm)1.0质量份的合计100质量份而言，包含氢化钛粉末(toho technical service co.,ltd.制：tch
‑
100)3.5质量份的钎料。
[0117]
将上述钎料、粘结剂树脂和溶剂混合，得到钎料糊剂。以各面的干燥厚度达到约10μm的方式，将该钎料糊剂用丝网印刷法涂布于氮化硅基板的两面。
[0118]
之后，将铜板重叠于氮化硅基板的两面，在1.0
×
10
‑3pa以下的真空中，在780℃、30分钟的条件下进行加热，利用钎料将铜板与氮化硅基板接合。由此，得到氮化硅基板与铜板经钎料接合而成的氮化硅
‑
铜复合体。
[0119]
在得到的氮化硅
‑
铜复合体铜层上印刷抗蚀阻剂，经氯化铁溶液蚀刻而形成电路图案。
[0120]
(实施例1)
[0121]
在形成有电路图案的铜板(铜电路板)的表面上，丝网印刷具有开口图案的抗蚀剂。
[0122]
对抗蚀剂开口部内的铜电路板的表面实施脱脂处理，并用水清洗。
[0123]
使用包含硫酸以及过氧化氢的硫酸过氧化氢，对抗蚀剂开口内的表面进行蚀刻，
并形成凹部。
[0124]
蚀刻后，通过无电解镀敷，在凹部内形成银镀层。需要说明的是，对于上述蚀刻处理条件、无电解镀敷条件而言，以凹部的深度达到银镀层的厚度的2.5倍以上的方式进行调整。
[0125]
之后，使用氢氧化钠水溶液除去抗蚀剂，制造陶瓷电路基板(氮化硅电路基板)。
[0126]
(比较例1)
[0127]
使用约10％的硫酸水溶液来代替硫酸过氧化氢，使用氢氧化钾水溶液来代替氢氧化钠水溶液，除此以外，与实施例1同样地制造陶瓷电路基板。
[0128]
图4(a)、(b)示出针对实施例1的陶瓷电路基板的板厚方向的截面的sem图像。图4(b)为图4(a)的放大图。
[0129]
另外，图5(a)、(b)示出针对比较例1的陶瓷电路基板的板厚方向的截面的sem图像。图5(b)为图5(a)的放大图。
[0130]
图4中，观察到在凹部内形成有银镀层的结构。另一方面，图5中，观察到在铜电路板的表面形成有银镀层，而未形成设置有银镀层50的凹部。另外，图5中，观察到在银镀层的下方形成侧蚀部。
[0131]
实施例1的陶瓷电路基板与比较例1相比，存在在焊锡连接时、反复使用的环境下抑制银镀层的剥离的倾向。因此，通过用于搭载有半导体元件的电子部件模块，能够提高基于银烧结接合的半导体元件的接合性，提高半导体元件的连接可靠性。
[0132]
(实施例2)
[0133]
在实施例2中，调节蚀刻处理条件、无电解镀敷条件，将凹部的深度调节为与银镀层的厚度等同。与实施例1相比，存在略易于产生剥离的倾向，但与比较例1相比则难以剥离。
[0134]
本技术主张以2019年4月26日提出申请的日本专利申请特愿2019
‑
086124号为基础的优先权，其公开内容的全部并入于此。
[0135]
附图标记说明
[0136]
10 氮化硅基板
[0137]
12 一面
[0138]
14 另一面
[0139]
20 铜散热板
[0140]
30 铜电路板
[0141]
32 一面
[0142]
34 另一面
[0143]
50 银镀层
[0144]
60 凹部
[0145]
70 抗蚀剂
[0146]
100 陶瓷电路基板
[0147]
110 散热器
[0148]
120 电子部件
[0149]
130 焊锡层
[0150]
132 焊锡层
[0151]
200 电子部件模块