一种用于存储器芯片封装的键合丝及其制备方法与流程

技术特征：
1.一种用于存储器芯片封装的键合丝，其特征在于，键合丝结构包括铜芯，所述铜芯外表面自下而上依次电镀有钯层、金层；所述键合丝成分按重量百分比计包括：97.17
‑
98.95%铜、0.65
‑
1.73%钯、0.35
‑
1.05%金、19.4
‑
39.6ppm铂，余量为不可避免杂质；其中，铜芯成分按重量百分比计包括：铜99.99%、钯5
‑
15ppm、金10
‑
30ppm、铂20
‑
40ppm，余量为不可避免杂质。2.根据权利要求1所述的一种用于存储器芯片封装的键合丝，其特征在于，所述钯层厚度为30nm
‑
80nm、金层厚度为10nm
‑
30nm。3.一种如权利要求1或2所述键合丝的制备方法，其特征在于，所述方法包括：（1）配料：根据铜芯成分配比将各合金加入铜原料中，得到混料；（2）熔铸：将得到的混料进行熔铸，得到铸棒；（3）粗拉：将得到的铸棒进行拉拔；（4）中间退火：将经粗拉得到的半成品进行中间退火；（5）微拉：将经过中间退火的半成品进一步拉拔，得到铜丝；（6）表面处理：将得到的铜丝采用电洗进行镀前表面处理；（7）覆层处理：将经过表面处理的铜丝依次经过表面活化、第一次中和、电镀钯、第二次中和、电镀金；（8）退火：将经过覆层处理得到的键合丝进行退火，得到成品键合丝。4.根据权利要求3所述的制备方法，其特征在于，所述步骤（1）铜原料纯度为99.9999%。5.根据权利要求3所述的制备方法，其特征在于，所述步骤（2）熔铸：加热方式采用中频电流加热，熔化后进行电磁搅拌，连铸方式采用下引式真空连铸，并控制熔铸条件：频率为7000hz
ꢀ‑
12000hz，熔铸温度为1080℃
‑
1280℃，真空度为1.0*10
‑5pa，精炼时间30min
ꢀ‑
50min，连铸速度200
‑
270mm/min，得到的铸棒直径为5mm
‑
9mm。6.根据权利要求3所述的制备方法，其特征在于，所述步骤（3）将得到的铸棒进行拉拔，加工至0.5
‑
2mm；所述步骤（4）将经粗拉得到的半成品采用卧式退火炉进行退火，退火炉有效长度为650mm，退火速度为50
‑
100m/min，退火时采用氮气、氢气混合气作为保护气，保护气流量为1
‑
5l/min；所述步骤（5）将经过中间退火的半成品进一步拉拔，加工至13
‑
50μm。7.根据权利要求3所述的制备方法，其特征在于，所述步骤（6）将得到的铜丝穿过分别盛有酸洗液和去离子水的槽中进行电洗，电流密度为3a/dm2，其中酸洗液包括硫酸溶液和乳化剂，其中硫酸浓度为92g/l，乳化剂浓度为1ml/l。8.根据权利要求3所述的制备方法，其特征在于，所述步骤（7）活化处理采用的活化液为55g/l的硫酸溶液；第一次中和处理采用的第一中和液和第二次中和处理采用的第二中和液均为去离子水；电镀钯处理采用的镀钯液包括：pd(nh3)4cl2、nh4cl、氨水，所述镀钯液中pd
2
浓度5
‑
20g/l、nh4cl浓度8
‑
20g/l，所述镀钯液ph8.0
‑
10.5；电镀金处理采用的镀金液包括：kau(so3)2、k2so3、koh溶液，所述镀金液中au
3
浓度5
‑
12g/l、k2so浓度10
‑
18g/l，所述镀金液ph 10
‑
13；所述电镀钯、镀金处理过程均在室温下进行电镀，温度控制在20℃
‑
25℃。9.根据权利要求8所述的制备方法，其特征在于，所述镀钯液配制中添加的钯原料纯度为99.999%，镀金液配制中添加的金原料纯度为99.999%；所述镀钯液中添加的nh4cl原料纯度≥99.5%，镀金液中添加的k2so3原料纯度≥99.5%。10.根据权利要求3所述的制备方法，其特征在于，所述步骤（7）的覆层处理是在依次盛
有活化液、第一中和液、镀钯液、第二中和液、镀金液的槽中进行。11.根据权利要求3所述的制备方法，其特征在于，所述步骤（8）退火处理：退火炉采用卧式退火炉，退火炉有效长度650mm，退火温度在380℃
‑
420℃，退火速度为50
‑
110m/min，采用氮气作为保护气，氮气流速在1
‑
5l/min。

技术总结
本发明公开了一种用于存储器芯片封装的键合丝及其制备方法，所述键合丝结构包括铜芯，所述铜芯外表面自下而上依次电镀有钯层、金层；所述键合丝成分按重量百分比计包括：97.17


技术研发人员：陈童心 周晓光 向翠华 张虎 林成斌
受保护的技术使用者：北京达博有色金属焊料有限责任公司
技术研发日：2021.11.04
技术公布日：2021/11/30