高选择性电可重构SIW带通滤波器及其制备方法与流程

高选择性电可重构siw带通滤波器及其制备方法
技术领域
1.本发明涉及一种通信电路设计技术领域，特别是关于一种高选择性电可重构siw带通滤波器及其制备方法。


背景技术：

2.在现代通信系统中，对无线通信设备集成化、小型化提出了越来越高的要求。目前gsm、cdma、lte等多个通信制式共存，对工作在不同制式下的滤波器有着不同的指标要求。传统的解决方案使用射频开关选择相应性能指标的滤波器，导致通信系统体积大、成本高。相对于不可调滤波器与射频开关组合的制式切换，采用可调滤波器实现通信制式切换成为未来的发展趋势。近年来可调滤波器的研究主要集中在基于微带结构实现的平面滤波器，其有成本低、制作简单、调谐元件加载难度小等优点，但是微带结构的平面滤波器无法满足现代通信系统功率容量的需求。在现代移动无线通信基站系统中，应用的滤波器普遍为金属腔体滤波器或介质腔体滤波器，腔体滤波器由于本身结构限制和工作原理很难通过以加载调谐元件的方式构成可调滤波器。这类滤波器的调谐一般通过物理结构上的调谐螺钉实现，再利用步进电机进行控制，这种机械调谐方式速度慢、加工成本高，很难应用到通信系统中。
3.基片集成波导(siw)是具有插入损耗小、辐射小和功率容量高等特性的新型波导结构。由于siw的基片集成特性，采用siw技术构成的谐振腔加载调谐元件的难度比传统腔体滤波器小很多，为实现电可调腔体滤波器提供了可能。通信系统链路对滤波器的选择性要求越来越苛刻，因此，实现siw带通滤波器频率可调、带宽可调性能的同时，提高滤波器的选择性成为新的研究热点。可调滤波器的调谐元件类型是影响可调滤波器性能的关键因素。电调谐元件主要有pin二极管、rf mems器件和半导体变容二极管等。由于变容二极管在成本、调谐速率和工艺方面的优势，越来越多的电可调滤波器设计采用变容二极管作为调谐元件实现对频率和带宽的连续调谐，基于变容二极管的电可调滤波器的研究和应用已经成为主流。但由于siw腔体结构的相对封闭性，需要为加载变容二极管及其偏置电路提供合理的布局空间。
4.目前常用实现基于变容二极管的siw可重构带通滤器的偏置电路设计方案主要有：在siw可调滤波器整体结构外通过在变容二极管一侧引入飞线的方式，将变容二极管与外部馈电线路连接；利用siw结构本身的对称性，采用半模基片集成波导(hmsiw,half mode substrate integrate waveguide)结构，在腔体开放的一侧为变容二极管及其偏置电路提供加载空间。但是现有这些涉及方案存在以下问题：1、通过引入飞线的方式连接变容二极管及其外部偏置电路，难以控制或消除飞线本身带来的空间电磁能量干扰，在高频处尤其明显，同时飞线的存在对于滤波器的实际安装使用，带来了更多的不确定性和不稳定性。2、通过采用hmsiw结构，可在腔体开放的一侧加载变容二极管及其偏置电路，但相比于siw结构，hmsiw会带来额外的电磁能量损耗，在一定程度上牺牲滤波器的插入损耗性能。


技术实现要素：

5.针对上述问题，本发明的目的是提供一种高选择性电可重构siw带通滤波器及其制备方法，其能提高可重构滤波器的通带选择性。
6.为实现上述目的，本发明采取以下技术方案：一种高选择性电可重构siw带通滤波器，其包括：siw腔体；梳状谐振腔，在所述siw腔体上表面至少设置两个，并耦合连接；馈电面，设置在所述siw腔体外部，经高阻抗微电线与所述梳状谐振腔连接；所述高阻抗微电线设置在所述siw腔体上表面开设的缝隙中，作为偏置线；偏置电路，设置在所述高阻抗微电线与所述梳状谐振腔连接处；“缝合”电容，跨接在具有高磁场强度的所述缝隙与所述高阻抗微电线之间，避免由于所述缝隙破坏所述siw腔体上表面完整性而造成对所述滤波器性能的影响。
7.进一步，每个所述梳状谐振腔都包括：siw谐振腔，由方形缝隙围城；内导体，嵌设在所述siw谐振腔中心；所述内导体底部短路，直接与所述siw腔体下表面相连，顶部开路，通过所述方形缝隙与所述siw腔体上表面隔离开；所述内导体与所述siw谐振腔共同构成并联谐振器。
8.进一步，所述梳状谐振腔之间的耦合采用电磁混合耦合，包括：磁耦合路径，为固定强度的主耦合路径，在耦合连接的所述梳状谐振腔侧壁开窗实现；电耦合路径，为可调强度的次耦合路径，在连接两个所述内导体的共面波导上加载第一变容二极管c
bw
实现，通过控制所述第一变容二极管c
bw
的容值大小调节混耦合系数的大小。
9.进一步，还包括第二变容二极管c
f
，设置在所述方形缝隙上，用于对所述并联谐振器中心频率的调谐。
10.进一步，在所述siw腔体上位于所述梳状谐振腔的两端处，分别设置有所述滤波器的输入端和输出端；
11.所述输入端和输出端通过所述siw腔体末端连接金属柱的共面波导进行馈电，在所述共面波导上加载第三变容二极管c
qe
实现对输入或输出耦合强度的调节，控制所述第三变容二极管c
qe
的容值大小调节外部q值的大小。
12.进一步，所述输入端和输出端处都设置有所述偏置电路及所述偏置线，调节两侧所述偏置线的长度在通带两侧各引入一个独立可控的传输零点，提高所述滤波器的通带选择性。
13.一种高选择性电可重构siw带通滤波器的制备方法，其包括：在siw腔体的上表面至少设置两个耦合的梳状谐振腔，每个所述梳状谐振腔都包括在所述siw腔体的上表面开设的方形缝隙，每个所述方形缝隙中心位置处都设置有内导体，所述内导体与所述方形缝隙构成并联谐振器；在所述腔体的上表面开设缝隙，用于容置高阻抗微电线，经所述高阻抗微电线将馈电面设置在述siw腔体外部；在所述高阻抗微电线与所述梳状谐振腔连接处设置偏置电路；在具有高磁场强度的所述缝隙与所述高阻抗微电线之间跨接“缝合”电容，避免由于所述缝隙破坏所述siw腔体上表面完整性而造成对所述滤波器性能的影响。
14.进一步，所述耦合的梳状谐振腔，包括：在耦合连接的所述梳状谐振腔侧壁开窗实现磁耦合；在连接两个所述内导体的共面波导上加载第一变容二极管c
bw
实现电耦合，通过控制所述第一变容二极管c
bw
的容值大小调节混耦合系数的大小。
15.进一步，在所述siw腔体上位于所述梳状谐振腔的两端处，分别设置有所述滤波器
的输入端和输出端；
16.所述输入端和输出端通过所述siw腔体末端连接金属柱的共面波导进行馈电，在所述共面波导上加载第二变容二极管c
qe
实现对输入或输出耦合强度的调节，控制所述第一变容二极管c
qe
的容值大小调节外部q值的大小。
17.进一步，所述输入端和输出端处都设置有所述偏置电路及所述偏置线，调节两侧所述偏置线的长度在通带两侧各引入一个独立可控的传输零点，提高所述滤波器的通带选择性。
18.本发明由于采取以上技术方案，其具有以下优点：
19.1、由于siw电可重构滤波器由于腔体本身的封闭性，存在调谐器件及其偏置电路加载的问题，本发明通过在腔体上表面开缝隙为器件和高阻抗微带线的加载提供合理的布局空间，并在腔上表面被破坏造成电磁能量泄露的缝隙上跨接缝合“电容”，保证腔体的完整性，使滤波器通带性能不受到偏置电路加载的影响，同时采用高阻抗微带线作为馈电偏置线，并将馈电pad搬离腔体的方式设计偏置电路提高了滤波器实际安装使用时的可靠性和稳定性。
20.2、本发明在不额外引入陷波结构的基础上，通过对输入/输出端偏置线长度的调节，在通带两侧各引入一个独立可控的传输零点，明显提高了滤波器通带选择性。
21.综上可知，本发明不影响可重构滤波器原有性能的基础上，增强了滤波器的可靠性和稳定性，同时可以提高滤波器的通带选择性，为电可重构siw带通滤波器的实际安装使用提供了更大的灵活性。
附图说明
22.图1是本发明一实施例中的两阶siw电可重构带通滤波器结构示意图；
23.图2是本发明一实施例中的加载变容二极管c
f
的中心频率可调梳状siw谐振腔结构示意图；
24.图3是本发明一实施例中两阶siw电可重构带通滤波器俯视图；
25.图4是本发明一实施例中加载偏置电路和未加载偏置电路s参数仿真结果；
26.图5是本发明一实施例中调节l1、l2长度在通带两侧各引入一个传输零点示意图；
27.图6是本发明一实施例中固定l1长度，调节l2长度独立控制上阻带传输零点示意图；
28.图7是本发明一实施例中固定l2长度，调节l1长度独立控制下阻带传输零点示意图。
具体实施方式
29.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。
30.需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本技术的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式
也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
31.由于siw是一种新型的传输线结构，siw制作在介质基片上，金属通孔6或金属柱代替传统矩形波导的侧壁，它既有传统矩形波导功率容量大、插入损耗低、品质因数高等特性，同时也具有与微带线等平面电路类似的体积小、易于与其他电路相集成的优点。
32.本发明针对频率可调范围在3～4.5ghz，带宽可调范围在40～260mhz的两阶siw电可重构带通滤波器的选择性以及偏置电路3进行优化设计。采用高阻抗微带线作为馈电偏置线，将馈电pad搬离腔体，同时在因引入高阻抗微电线2造成腔体表面完整性被破坏的地方跨接电容进行“缝合”。本发明在保证滤波器通带性能不受到外加偏置电路3的影响下，提高滤波器实际安装使用时的可靠性和稳定性；同时，利用输入、输出两侧的偏置线，在不额外增加陷波结构的基础上，通过调节两侧偏置线的长度，可在通带两侧各引入一个独立可控的传输零点，提高可重构滤波器的通带选择性。
33.在本发明的一个实施例中，如图1、图3所示，提供一种高选择性电可重构siw带通滤波器，本实施例中，以两阶siw电可重构带通滤波器为例进行说明，包括：
34.siw腔体；
35.梳状谐振腔，在siw腔体上表面至少设置两个，并耦合连接；
36.馈电面1，设置在siw腔体外部，经高阻抗微电线2与梳状谐振腔连接；高阻抗微电线2设置在siw腔体上表面开设的缝隙中，作为偏置线；
37.偏置电路3，设置在高阻抗微电线2与梳状谐振腔连接处；
[0038]“缝合”电容c
link
，跨接在具有高磁场强度的缝隙与高阻抗微电线2之间，避免由于缝隙破坏siw腔体上表面完整性而造成对滤波器性能的影响。
[0039]
上述实施例中，如图2所示，每个梳状谐振腔都包括：
[0040]
siw谐振腔，由方形缝隙4围城；
[0041]
内导体5，嵌设在siw谐振腔中心；内导体5底部短路，直接与siw腔体下表面相连，顶部开路，通过方形缝隙4与siw腔体上表面隔离开；
[0042]
内导体5与siw谐振腔共同构成并联谐振器。
[0043]
上述实施例中，梳状谐振腔之间的耦合采用电磁混合耦合，包括：
[0044]
磁耦合路径，为固定强度的主耦合路径，在耦合连接的梳状谐振腔侧壁开窗实现；
[0045]
电耦合路径，为可调强度的次耦合路径，在连接两个内导体5的共面波导上加载第一变容二极管c
bw
实现，通过控制第一变容二极管c
bw
的容值大小调节混耦合系数k的大小。
[0046]
上述实施例中，本实施例中的滤波器还包括第二变容二极管c
f
，设置在方形缝隙4上，用于对并联谐振器中心频率的调谐。
[0047]
具体为：如图2所示，内导体5可等效为一个电感l
p
，方形缝隙4可等效为一个固定电容c0，两者共同构成一个并联谐振器。通过在方形缝隙4上加载第二变容二极管c
f
实现对谐振器中心频率f0的调谐。
[0048]
上述实施例中，在siw腔体上位于梳状谐振腔的两端处，分别设置有滤波器的输入端和输出端；
[0049]
输入端和输出端通过siw腔体末端连接金属柱的共面波导进行馈电，在共面波导上加载第三变容二极管c
qe
实现对输入或输出耦合强度的调节，控制第三变容二极管c
qe
的
容值大小调节外部q值的大小。同时利用第一变容二极管c
bw
、第三变容二极管c
qe
实现对滤波器带宽的调谐。
[0050]
其中，外部q值的数值大小即表示输入/输出的耦合强度大小，为滤波器的基本概念，可通过单端加载谐振腔的s11相位响应的提取出来，公式为：
[0051][0052]
上述实施例中，输入端和输出端处都设置有偏置电路3及偏置线，调节两侧偏置线的长度在通带两侧各引入一个独立可控的传输零点，提高滤波器的通带选择性。
[0053]
本实施例中，为了实现对第二变容二极管c
f
、第一变容二极管c
bw
、第三变容二极管c
qe
容值的调谐，设置了偏置电路3。通过在siw腔体表面开缝隙的方式实现高阻抗微带线以及偏置电阻r
s
和旁路电容c
b
的加载，提高可重构滤波器的可靠性和稳定性，并利用输入/输出两侧偏置线在通带两侧各引入一个独立可控的传输零点，提高可重构滤波器的通带选择性。
[0054]
使用时，首先在siw腔体上表面开缝隙，为高阻抗微电线2和集总器件加载提供布局空间，根据缝隙、高阻抗微电线2的宽度和位置对滤波器性能的影响，在siw腔体表面完整性被破坏的地方跨接“缝合”电容c
link
，仿真结果显示，该外加偏置电路3设计不会影响滤波器通带指标。而后通过调节输入/输出偏置线的长度(相当于四分之一波长开路线)，在通带两侧各引入一个传输零点，仿真结果显示，随着偏置线长度的变化，可实现两侧传输零点的独立调节，进一步提高通带选择性。
[0055]
在本发明的一个实施例中，一种高选择性电可重构siw带通滤波器的制备方法，其包括以下步骤：
[0056]
步骤1、在siw腔体的上表面至少设置两个耦合的梳状谐振腔，每个梳状谐振腔都包括在siw腔体的上表面开设的方形缝隙，每个方形缝隙中心位置处都设置有内导体5，内导体5与方形缝隙4构成并联谐振器；
[0057]
步骤2、在腔体的上表面开设缝隙，用于容置高阻抗微电线2，经高阻抗微电线2将馈电面1设置在述siw腔体外部；
[0058]
步骤3、在高阻抗微电线2与梳状谐振腔连接处设置偏置电路3；
[0059]
步骤4、在具有高磁场强度的缝隙与高阻抗微电线2之间跨接“缝合”电容c
link
，避免由于缝隙破坏siw腔体上表面完整性而造成对滤波器性能的影响。
[0060]
上述步骤1中，耦合的梳状谐振腔，包括以下两种耦合，构成电磁混合耦合：
[0061]
在耦合连接的梳状谐振腔侧壁开窗实现磁耦合；
[0062]
在连接两个内导体5的共面波导上加载第一变容二极管c
bw
实现电耦合，通过控制第一变容二极管c
bw
的容值大小调节混耦合系数的大小。
[0063]
上述实施例中，还包括设置输入端和输出端的步骤：在siw腔体上位于梳状谐振腔的两端处，分别设置有滤波器的输入端和输出端；
[0064]
输入端和输出端通过siw腔体末端连接金属柱的共面波导进行馈电，在共面波导上加载第二变容二极管c
qe
实现对输入或输出耦合强度的调节，控制第一变容二极管c
qe
的容值大小调节外部q值的大小。
[0065]
其中，输入端和输出端处都设置有偏置电路3及偏置线，调节两侧偏置线的长度在
通带两侧各引入一个独立可控的传输零点，提高滤波器的通带选择性。优选的，两侧偏置线的长度为四分之一波长开路线。
[0066]
综上，使用时，本发明采用在siw腔体上表面开缝隙以及高阻抗微电线2作为馈电偏置线，并将馈电pad搬离腔体的方式设置电可重构siw带通滤波器的偏置电路3，同时在腔体上表面完整性被破坏的地方跨接“缝合”电容。采用偏置电路3，在不额外引入陷波结构的基础上，可以通过对输入/输出端偏置线长度的调节，在通带两侧各引入一个独立可控的传输零点。
[0067]
实施例一
[0068]
以两阶siw电可重构带通滤波器为例，如图3所示，该可重构滤波器采用厚度h＝5.08mm，相对介电常数为3.27，介质损耗角正切为0.002的rogers tmm3板，各尺寸参数如表1所示，馈电偏置线采用高阻抗微带线，除特殊标明的以外，均为0.2mm，滤波器表面缝隙最小为0.15mm，最大为0.3mm。
[0069]
表1两阶siw电可重构带通滤波器及其偏置电路3参数表
[0070][0071][0072]
选取一组特定的变容二极管取值，c
f
＝0.47pf、c
bw
＝0.13pf、c
qe
＝0.3pf，对比加载偏置电路3和未加载偏置电路3时的滤波器s参数仿真结果，如图4所示。由仿真结果对比可以看出，加载偏置电路3前后，滤波器通带性能基本不变，略微的频率和带宽偏移，可以通过调谐c
f
、c
bw
、c
qe
的容值进行补偿，验证了本发明提出的偏置电路3设计的实用性，在保证了滤波器通带性能不受到外加偏置电路3的影响下，提高了滤波器实际安装使用时的可靠性和稳定性。
[0073]
由图4可以看出，上阻带抑制度有略微恶化，可以通过调节输入/输出端偏置线的长度l1、l2在通带两侧各引入一个传输零点，l1对应控制下阻带传输零点，l2对应控制上阻带传输零点，当l1＝7mm、l2＝5.6mm时分别在3.34ghz、3.74ghz处引入传输零点，对比l1＝l
2＝
4mm时明显提高了带外抑制度，s21参数仿真结果如图5所示。此外，当l1固定时，调节l2长度，可实现上阻带传输零点的独立调节，如图6所示；当l2固定时，调节l1长度，可实现下阻带传输零点的独立调节，如图7所示。以上仿真结果均验证了利用输入/输出端的偏置线可实
现通带两侧传输零点独立调节，提高通带选择性。
[0074]
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。