一种基于FPGA的同步422接口的测试激励实现系统及方法与流程

一种基于fpga的同步422接口的测试激励实现系统及方法
技术领域
1.本发明属于数字芯片测试领域。通过一种测试激励实现系统，实现基于fpga开发的同步422接口的测试激励。


背景技术：

2.fpga即现场可编程门阵列，它是在pal、gal、cpld等可编程器件的基础上进一步发展的产物。fpga是作为专用集成电路(asic)领域中的一种半定制电路而出现的，既解决了定制电路的不足，有克服了原有可编程器件门电路数有限的缺点。采用fpga设计电路，用户不需要投片生产，就能得到合用的芯片，fpga是asic电路中设计周期最短、开发费用最低、风险最小的器件之一。
3.同步422标准是rs
‑
232的改进型，全称是“平衡电压数字接口电路的电器特性”。它使用两根线之间的电压差来代表逻辑电平，通常称之为双绞线。它是一种平衡传输，任何噪声或干扰都会同时影响两根双绞线中的每一根，但对而这之间的差异影响很小，这种现象称为共模抑制。所以同步422可以在更远的距离上以更快的速度传输数据，其抗干扰能力远强于rs
‑
232、spi等非平衡传输方式。其最大传输距离约1200m，最大传输速度可达10mb/s。由于同步422标准只是规定了电压标准而无具体实现细节，通常数据传输采用的实现方式是：使用两根信号线，一根串行时钟线及一根串行数据线。数据发送方驱动这两根信号，数据接收方采样数据信号。具体实现为：数据发送方驱动时钟线，在每个时钟的上升沿，驱动数据线上1bit的数据有效并持续到时钟的下一个上升沿；数据接收方使用该时钟线作为采样时钟同步采样数据线，在每个时钟上升沿采样数据并保存下来。
4.在使用fpga开发同步422接口接收功能时，一般会使用到同步422数据发送设备进行开发阶段的测试，根据相应测试激励通过设计的同步422接口接收模块的响应判断设计功能是否符合预期，从而完成设计功能的迭代修改。但在开发阶段往往需要快速方便地产生同步422接口测试激励，而使用外部设备产生激励对于设计开发阶段有着不便之处，它需要fpga外部电路板上提前设计好同步422电平匹配通道电路，在项目初始阶段，在同步422电平匹配电路为设计完毕或者有缺陷时，同步422接口接收功能就无法有效进行，影响项目阶段性开发进度。


技术实现要素：

5.本发明解决的技术问题是：克服现有技术的不足，提供一种基于fpga的同步422接口的测试激励实现系统，在fpga内部设计一个具有同步422接口协议的数据激励发生器，并设计内部通道开关选择切换同步422接口接收功能模块接收的激励源。当fpga外部同步422数据激励源发送相关电路或设备未准备好时，配置通道选择开关选择将fpga内部同步422数据激励发生器的激励信号连接至同步422接口接收功能模块的输入端。在后期fpga外部同步422数据激励源发送相关电路和设备都准备好时，配置通道选择开关选择将fpga外部同步422数据激励源发送设备的激励信号连接至同步422接口接收功能模块的输入端。本发
明实现不同的开发阶段选择适合的激励源，从而提高项目开发效率。本发明能够提高基于fpga的同步422接口接收功能模块系统的开发效率。
6.本发明的技术方案是：一种基于fpga的同步422接口的测试激励实现系统，包括同步422接口数据激励源发送设备和fpga系统；所述fpga系统包括同步422接口协议数据激励发生器和激励源选择控制模块；
7.将同步422接口数据激励源发送设备通过时钟线和数据线经过电平匹配电路连接至激励源选择控制模块；同步422接口协议数据激励发生器通过时钟线和数据线连接至激励源选择控制模块；
8.工作时根据实际需求通过激励源选择控制模块选择接入同步422接口数据激励源发送设备或者同步422接口协议数据激励发生器，同步422接口协议数据激励发生器实现激励时钟和数据可配置的同步422接口激励；若激励源通道选择同步422接口数据激励源发送设备，则系统将经过电平匹配电路的同步422接口数据激励源发送设备的时钟及数据发送到输出端；若激励源通道选择同步422接口协议数据激励发生器，则系统将同步422接口数据激励发生器产生的时钟及数据输出到输出端口。
9.所述同步422接口协议数据激励发生器包括cpu、速率配置模块、数据发送模块、高速时钟、时钟分频器和并行转串行模块。
10.一种基于fpga的同步422接口的测试激励实现方法，步骤如下：
11.1)根据实际需求通过激励源选择控制模块选择接入同步422接口数据激励源发送设备或者同步422接口协议数据激励发生器；
12.2)若选择同步422接口数据激励源发送设备，执行步骤3)～4)；若选择同步422接口协议数据激励发生器，执行步骤5)～12)
13.3)同步422接口数据激励源发送设备发送测试时钟及数据测试激励给电平匹配电路；
14.4)电平匹配电路将时钟及测试激励信号电平转换成适合fpga的电平发送到输出端；
15.5)在电脑端编写好测试激励的速率信息和测试数据；
16.6)电脑通过jtag线将速率配置信息和测试数据发送给cpu；
17.7)cpu将速率配置信息下发到速率配置模块完成速率配置，cpu将测试数据发送给数据发送模块；
18.8)速率配置模块将速率信息转换为时钟分频器的分频系数输出给时钟分频器；
19.9)时钟分频器根据输入的分频系数将高速时钟模块产生的时钟进行分频，一路进行输出，一路发送给并行转串行模块；
20.10)数据发送模块将接收到的cpu发送的测试数据转换为指定位宽的数据发送给并行转串行模块；
21.11)并行转串行模块将收到的测试数据按照时钟分频器输出的时钟转换为1bit的串行数据；
22.12)系统将同步422接口数据激励发生器的时钟及数据发送到输出端口。
23.本发明与现有技术相比的优点在于：
24.1、不同的开发阶段选择适合的激励源，提高开发效率。现有技术一般采用现有同
步422接口数据激励源发送设备，通过电平匹配电路实现同步422的测试激励。本发明提供了两种激励源，可以根据需求选择不同的激励；
25.2、同步422测试激励源的速率配置灵活。现有技术一般采用现有同步422接口数据激励源发送设备，这种设备提供的速率范围通常是有限的。本发明中的同步422接口协议数据激励发生器，速率配置由电脑通过cpu发送到速率配置模块，速率配置模块能够支持的速率由开发者自己决定，速率配置灵活；
26.3、同步422测试激励源的数据配置灵活。现有技术一般采用现有同步422接口数据激励源发送设备，这种设备提供的数据形式通常是有限的。本发明中的同步422接口协议数据激励发生器，数据由电脑通过cpu发送到数据发送模块，测试数据由开发者自己决定，测试数据配置灵活。
27.4、本发明系统在fpga内部设计一个具有同步422接口协议的数据激励发生器，通过内部通道开关选择切换同步422接口接收功能模块接收的激励源，可以在fpga外部同步422数据激励源发送设备和fpga内部同步422数据激励发生器之间切换，在项目不同的开发阶段选择适合的激励源，从而提高项目开发效率。
附图说明
28.图1为改进前的同步422接口的测试激励实现系统框图。
29.图2为改进后的同步422接口的测试激励实现系统框图。
30.图3为同步422接口协议数据激励发生器框图。
具体实施方式
31.图1为改进前的同步422接口的测试激励实现系统。
32.改进前的系统：
33.同步422接口数据激励源发送设备发送测试时钟及数据测试激励；
34.电平匹配电路将时钟及测试激励信号电平转换成适合fpga的电平输出。
35.图2为改进后的同步422接口的测试激励实现方法，改进部分是虚线框部分，虚框内同步422接口协议数据激励发生器的实现框图见图3。
36.改进后的系统：
37.一种基于fpga的同步422接口的测试激励实现系统，包括同步422接口数据激励源发送设备和fpga系统；所述fpga系统包括同步422接口协议数据激励发生器和激励源选择控制模块；
38.将同步422接口数据激励源发送设备通过时钟线和数据线经过电平匹配电路连接至激励源选择控制模块；同步422接口协议数据激励发生器通过时钟线和数据线连接至激励源选择控制模块；
39.工作时根据实际需求通过激励源选择控制模块选择接入同步422接口数据激励源发送设备或者同步422接口协议数据激励发生器，同步422接口协议数据激励发生器实现激励时钟和数据可配置的同步422接口激励；若激励源通道选择同步422接口数据激励源发送设备，则系统将经过电平匹配电路的同步422接口数据激励源发送设备的时钟及数据发送到输出端；若激励源通道选择同步422接口协议数据激励发生器，则系统将同步422接口数
据激励发生器产生的时钟及数据输出到输出端口。
40.改进后的方法：
41.1)根据实际需求通过激励源选择控制模块选择接入同步422接口数据激励源发送设备或者同步422接口协议数据激励发生器；
42.2)若选择同步422接口数据激励源发送设备，执行步骤3)～4)；若选择同步422接口协议数据激励发生器，执行步骤5)～12)
43.3)同步422接口数据激励源发送设备发送测试时钟及数据测试激励给电平匹配电路；
44.4)电平匹配电路将时钟及测试激励信号电平转换成适合fpga的电平发送到输出端口；
45.5)在电脑端编写好测试激励的速率信息和测试数据；
46.6)电脑通过jtag线将速率配置信息和测试数据发送给cpu；
47.7)cpu将速率配置信息下发到速率配置模块完成速率配置，cpu将测试数据发送给数据发送模块；
48.8)速率配置模块将速率信息转换为时钟分频器的分频系数输出给时钟分频器；
49.9)时钟分频器根据输入的分频系数将高速时钟模块产生的时钟进行分频，一路进行输出，一路发送给并行转串行模块；
50.10)数据发送模块将接收到的cpu发送的测试数据转换为指定位宽的数据发送给并行转串行模块；
51.11)并行转串行模块将收到的测试数据按照时钟分频器输出的时钟转换为1bit的串行数据；
52.12)系统将同步422接口数据激励发生器的时钟及数据发送到输出端口。
53.本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。