半导体结构及其形成方法与流程

技术特征：
1.一种半导体结构，其特征在于，包括：基底，所述基底上具有栅极结构，所述栅极结构包括：栅极层和位于部分栅极层表面的保护层；位于所述栅极结构两侧的第一侧墙和第二侧墙，所述第二侧墙位于所述第一侧墙上，所述第二侧墙的材料和所述保护层的材料不同；位于所述基底上的介质层，所述介质层的材料和第二侧墙的材料不同。2.如权利要求1所述的半导体结构，其特征在于，所述第一侧墙的材料和第二侧墙的材料不同。3.如权利要求1所述的半导体结构，其特征在于，所述第一侧墙的材料包括：低k介质材料。4.如权利要求1所述的半导体结构，其特征在于，所述第二侧墙的材料包括：氮化铝。5.如权利要求1所述的半导体结构，其特征在于，所述保护层的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。6.如权利要求1所述的半导体结构，其特征在于，所述保护层的顶部表面齐平于所述介质层的顶部表面。7.如权利要求1所述的半导体结构，其特征在于，所述栅极层的材料包括：铜、钨、铝、钛、镍、氮化钛和氮化钽中的一种或多种组合。8.如权利要求1所述的半导体结构，其特征在于，所述第二侧墙的厚度范围为3纳米至10纳米。9.如权利要求1所述的半导体结构，其特征在于，所述第二侧墙和第一侧墙的高度比例关系范围为1:5至1:1。10.如权利要求1所述的半导体结构，其特征在于，所述第二侧墙的底部表面低于所述栅极层的顶部表面。11.如权利要求1所述的半导体结构，其特征在于，还包括：位于所述栅极结构、第一侧墙和第二侧墙两侧基底内的源漏掺杂区；位于所述源漏掺杂区上的导电结构，所述第二侧墙的底部表面低于所述导电结构的顶部表面；所述介质层内具有第一开口和第二开口，所述第一开口暴露出导电结构的部分顶部表面，所述第二开口暴露出所述栅极层的部分顶部表面。12.如权利要求1所述的半导体结构，其特征在于，所述栅极结构还包括：位于栅极层底部和侧壁表面的栅介质层。13.如权利要求12所述的半导体结构，其特征在于，所述栅介质层的材料包括：高k介质材料。14.如权利要求1所述的半导体结构，其特征在于，所述基底包括衬底和位于衬底表面的鳍部，所述栅极结构横跨所述鳍部，且所述栅极结构位于所述鳍部的部分顶部表面和侧壁表面。15.一种半导体结构的形成方法，其特征在于，包括：提供基底；在所述基底上形成伪栅极结构和介质层，所述伪栅极结构的侧壁表面具有初始侧墙，所述伪栅极结构和初始侧墙两侧的基底内具有源漏掺杂区，所述介质层位于伪栅极结构表
面和源漏掺杂区表面；去除部分所述初始侧墙，在所述介质层内形成凹槽，使所述初始侧墙形成第一侧墙，且所述凹槽暴露出所述第一侧墙顶部表面；在所述凹槽内形成第二侧墙，所述第二侧墙的材料和所述介质层的材料不同；形成所述第二侧墙之后，去除所述伪栅极结构，在所述介质层内形成伪栅开口；在所述伪栅开口内形成栅极结构，所述栅极结构包括：栅极层和和位于栅极层表面的保护层，且所述保护层的材料和第二侧墙的材料不同，所述保护层和所述介质层的材料不同。16.如权利要求15所述的半导体结构的形成方法，其特征在于，所述第二侧墙的材料和第一侧墙的材料不同。17.如权利要求15所述的半导体结构的形成方法，其特征在于，所述第二侧墙的厚度范围为3纳米至10纳米。18.如权利要求15所述的半导体结构的形成方法，其特征在于，所述第二侧墙和第一侧墙的高度比例关系范围为1:5至1:1。19.如权利要求15所述的半导体结构的形成方法，其特征在于，所述介质层顶部表面齐平于所述初始侧墙顶部表面。20.如权利要求19所述的半导体结构的形成方法，其特征在于，在所述凹槽内形成第二侧墙的方法包括：在所述凹槽内和介质层表面形成侧墙材料膜；平坦化所述侧墙材料膜，直至暴露出介质层顶部表面，形成所述第二侧墙。21.如权利要求15所述的半导体结构的形成方法，其特征在于，所述伪栅极结构包括：位于基底表面的伪栅介质层、位于伪栅介质层表面的伪栅极层、以及位于所述伪栅极层表面的阻挡层；去除所述伪栅极结构的方法包括：去除所述阻挡层、伪栅极层以及伪栅介质层。22.如权利要求15所述的半导体结构的形成方法，其特征在于，所述栅极结构还包括：位于所述栅极层底部和侧壁表面的栅介质层，所述栅介质层位于所述伪栅开口底部和侧壁表面；所述栅极结构的形成方法包括：在所述伪栅开口底部和侧壁以及介质层表面形成栅介质材料层；在所述栅介质材料层表面形成栅极材料层，且所述栅极材料层填充满所述伪栅开口；平坦化所述栅极材料层和栅介质材料层，直至暴露出介质层表面，在所述伪栅开口内形成初始栅介质层和位于初始栅介质层表面的初始栅极层；回刻蚀部分所述初始栅介质层和初始栅极层，形成栅介质层和位于栅介质层表面栅极层，且所述介质层内具有暴露出栅介质层和栅极层顶部的栅开口；在所述栅极开口内形成保护层。23.如权利要求15所述的半导体结构的形成方法，其特征在于，所述保护层的顶部表面齐平于所述介质层顶部表面。24.如权利要求15所述的半导体结构的形成方法，其特征在于，还包括：形成所述第二侧墙之后，在所述介质层内形成源漏开口，且所述源漏开口暴露出所述源漏掺杂区表面；在所述源漏开口内形成导电结构；在所述介质层内形成第一开口和第二开口，且所述第一开口暴露出导电结构的部分顶部表面，所述第二开口暴露出所述栅极层的部分顶部表面。25.如权利要求24所述的半导体结构的形成方法，其特征在于，所述源漏开口还暴露出第一侧墙和第二侧墙侧壁表面。
26.如权利要求24所述的半导体结构的形成方法，其特征在于，所述源漏开口的形成方法包括：在所述介质层表面和保护层表面、以及第二侧墙表面形成第一掩膜层；在所述第一掩膜层表面形成第一图形化层，所述第一图形化层暴露出所述源漏掺杂区上的第一掩膜层表面；以所述第一图形化层为掩膜，刻蚀所述第一掩膜层和介质层，直至暴露出所述源漏掺杂区顶部表面，形成所述源漏开口。27.如权利要求26所述的半导体结构的形成方法，其特征在于，所述导电结构的形成方法包括：在所述源漏开口内和第一掩膜层表面形成导电材料层；平坦化所述导电材料层，直至暴露出第一掩膜层表面，在所述第一掩膜层和介质层内形成初始导电结构；回刻蚀部分所述初始导电结构，使所述初始导电结构形成所述导电结构，所述导电结构顶部表面低于所述介质层顶部表面。28.如权利要求24所述的半导体结构的形成方法，其特征在于，所述第一开口的形成方法包括：在所述介质层、保护层和导电结构表面形成第二掩膜层；在所述第二掩膜层表面形成第二图形化层，所述第二图形化层暴露出所述导电结构上的部分第二掩膜层表面；采用第一刻蚀工艺，以所述第二图形化层为掩膜，刻蚀所述第二掩膜层和第二侧墙，直至暴露出所述导电结构顶部表面，在所述介质层内形成第一开口；形成所述第一开口之后，去除所述第二掩膜层和第二图形化层。29.如权利要求28所述的半导体结构的形成方法，其特征在于，所述第一刻蚀工艺对所述第二掩膜层和介质层的刻蚀速率，大于对所述第二侧墙的刻蚀速率；所述第一刻蚀工艺的参数包括：压力为20毫托至50毫托，偏置功率为300瓦至800瓦，刻蚀气体包括c4f6、o2、ar，所述c4f6的流量为10标准毫升/分钟至20标准毫升/分钟，所述o2的流量为10标准毫升/分钟至25标准毫升/分钟，ar的流量为1000标准毫升/分钟至2000标准毫升/分钟。30.如权利要求24所述的半导体结构的形成方法，其特征在于，所述第二开口的形成方法包括：在所述介质层、保护层以及导电结构表面形成第三掩膜层；在所述第三掩膜层表面形成第三图形化层，所述第三图形化层暴露出所述第二保护层上的部分第三掩膜层表面；采用第二刻蚀工艺，以所述第三图形化层为掩膜，刻蚀所述第三掩膜层、第二侧墙、保护层和介质层，直至暴露出所述栅极层顶部表面，在所述介质层内形成第二开口；形成所述第二开口之后，去除所述第三掩膜层和第三图形化层。31.如权利要求30所述的半导体结构的形成方法，其特征在于，所述第二刻蚀工艺对所述第三掩膜层和保护层以及介质层的刻蚀速率，大于对所述第二侧墙的刻蚀速率；所述第二刻蚀工艺包括：第一刻蚀步骤和第二刻蚀步骤，所述第一刻蚀步骤的参数包括：压力为20毫托至50毫托，偏置功率为300瓦至800瓦，刻蚀气体包括c4f6、o2和ar，所述c4f6的流量为10标准毫升/分钟至20标准毫升/分钟，所述o2的流量为10标准毫升/分钟至25标准毫升/分钟，ar的流量为1000标准毫升/分钟至2000标准毫升/分钟，所述第二刻蚀步骤包括：压力为10毫托至20毫托，偏置公路为100瓦至500瓦，刻蚀气体包括h2和ch3f，所述h2的流量为50标准毫升/分钟至300标准毫升/分钟，所述ch3f的流量为10标准毫升/分钟至30标准毫升/分钟。

技术总结
一种半导体结构及其形成方法，其中结构包括：基底，所述基底上具有栅极结构，所述栅极结构包括：栅极层和位于部分栅极层表面的保护层；位于所述栅极结构两侧的第一侧墙和第二侧墙，所述第二侧墙位于所述第一侧墙上，所述第二侧墙的材料和所述保护层的材料不同；位于所述基底上的介质层，且所述介质层的材料和第二侧墙的材料不同。所述半导体结构的性能较好。所述半导体结构的性能较好。所述半导体结构的性能较好。


技术研发人员：王彦
受保护的技术使用者：中芯国际集成电路制造(北京)有限公司
技术研发日：2020.05.21
技术公布日：2021/11/25