自校准的低噪声工作周期校正电路及其方法与流程

技术特征：
1.一种自校准的低噪声工作周期校正电路，包含：一核心电路，配置为根据一控制信号来接收一输入时钟及输出一输出时钟，该核心电路包含：一编码器，配置为将该控制信号编码为多个控制字；以及多个工作周期校正缓冲器，以一级联拓扑配置，并分别由所述多个控制字来控制；一工作周期检测电路，配置为根据比较该输出时钟的一工作周期及一目标值来输出一逻辑信号；以及一控制器，配置为根据该逻辑信号来输出该控制信号，其中：所述多个控制字的总和相同于该控制信号的值；各工作周期校正缓冲器分别由对应的所述多个控制字中的其中之一来控制，各工作周期校正缓冲器包含级联的一第一反相缓冲器及一第二反相缓冲器，该第一反相缓冲器包含一第一p型金属氧化半导体晶体管、一第一p型可调谐电阻、一第一n型金属氧化半导体晶体管及一第一n型可调谐电阻，该第二反相缓冲器包含一第二p型金属氧化半导体晶体管、一第二p型可调谐电阻、一第二n型金属氧化半导体晶体管及一第二n型可调谐电阻；并且对应的各控制字的值增加致使该第一p型可调谐电阻与该第一n型可调谐电阻之间的电阻差增加，及致使该第二n型可调谐电阻与该第二p型可调谐电阻之间的电阻差增加。2.如权利要求1所述的自校准的低噪声工作周期校正电路，其中对应的该控制字被编码为一第一字、一第二字、一第三字及一第四字，并分别配置为控制该第一p型可调谐电阻、该第一n型可调谐电阻、该第二p型可调谐电阻及该第二n型可调谐电阻。3.如权利要求2所述的自校准的低噪声工作周期校正电路，其中该第一p型可调谐电阻包含：串联连接的多个电阻，配置为形成一传导路径；以及额外多个p型金属氧化半导体晶体管，分别由从该第一字编码的多个逻辑信号来控制，并配置为使该传导路径的部分短路。4.如权利要求3所述的自校准的低噪声工作周期校正电路，其中该第二p型可调谐电阻相同于该第一p型可调谐电阻，只是该第一字被该第三字所取代。5.如权利要求2所述的自校准的低噪声工作周期校正电路，其中该第一n型可调谐电阻包含：串联连接的多个电阻，配置为形成一传导路径；以及额外多个n型金属氧化半导体晶体管，分别由从该第二字编码的多个逻辑信号来控制，并配置为使该传导路径的部分短路。6.如权利要求5所述的自校准的低噪声工作周期校正电路，其中该第二n型可调谐电阻相同于该第一n型可调谐电阻，只是该第二字被该第四字所取代。7.如权利要求2所述的自校准的低噪声工作周期校正电路，其中该第一字与该第四字互补，该第二字与该第三字互补。8.如权利要求1所述的自校准的低噪声工作周期校正电路，其中该工作周期检测电路包含：一低通滤波器，接收该输出时钟，并输出对应该输出时钟的该工作周期的一平均电压，该低通滤波器包含：
一电阻分压器，配置为将一电源电压分压为对应该目标值的一目标电压；以及一比较器，配置为根据该平均电压及该目标电压之间的差值来输出该逻辑信号。9.如权利要求1所述的自校准的低噪声工作周期校正电路，其中在该逻辑信号为高时，该控制器降低该控制信号，并在该逻辑信号为低时，该控制器提升该控制信号。10.一种自校准的低噪声工作周期校正方法，包含：根据以一核心电路的一控制信号来转换一输入时钟为一输出时钟，其中该核心电路包含：一编码器，配置为将该控制信号编码为多个控制字；以及多个工作周期校正缓冲器，以一级联拓扑配置，并分别由所述多个控制字来控制；以一工作周期检测电路来根据比较该输出时钟的一工作周期及一目标值来输出一逻辑信号；以及根据该逻辑信号更新该控制信号，其中：所述多个控制字的总和相同于该控制信号的值；各工作周期校正缓冲器分别由对应的所述多个控制字中的其中之一来控制，各工作周期校正缓冲器包含级联的一第一反相缓冲器及一第二反相缓冲器，该第一反相缓冲器包含一第一p型金属氧化半导体晶体管、一第一p型可调谐电阻、一第一n型金属氧化半导体晶体管及一第一n型可调谐电阻，该第二反相缓冲器包含一第二p型金属氧化半导体晶体管、一第二p型可调谐电阻、一第二n型金属氧化半导体晶体管及一第二n型可调谐电阻；并且对应的各控制字的值增加致使该第一p型可调谐电阻与该第一n型可调谐电阻之间的电阻差增加，及致使该第二n型可调谐电阻与该第二p型可调谐电阻之间的电阻差增加。

技术总结
本发明涉及一种自校准的低噪声工作周期校正电路及方法。该电路包含：核心电路，配置为根据控制信号接收输入时钟及输出输出时钟；工作周期检测电路，配置为根据比较输出时钟的工作周期及目标值而输出逻辑信号；以及控制器，配置为根据逻辑信号输出控制信号。核心电路具有编码器，配置为将控制信号编码为多个控制字、以及多个工作周期校正缓冲器以级联拓扑配置，并分别由所述控制字控制。并分别由所述控制字控制。并分别由所述控制字控制。


技术研发人员：林嘉亮
受保护的技术使用者：瑞昱半导体股份有限公司
技术研发日：2021.04.15
技术公布日：2021/11/23