消除毛刺的电路的制作方法

技术特征：
1.一种消除毛刺的电路，包括：第一锁存器、第二锁存器、选择器以及第三锁存器，其中，所述选择器包括第一输入端、第二输入端、选通输入端和选通输出端，所述第一锁存器包括用于接收数据的第一数据输入端、用于接收第一时钟的第一时钟输入端、以及连接到所述第一输入端的第一数据输出端，所述第二锁存器包括与所述选通输出端连接的第二数据输入端、用于接收第一时钟的第二时钟输入端、以及连接到所述第二输入端的第二数据输出端，所述第三锁存器包括用于接收第二时钟的第三数据输入端、用于接收第一时钟的第三时钟输入端、以及连接到反相器的第三数据输出端，其中，所述反相器和所述第二时钟用作一与门单元的输入，所述与门单元的输出端连接到所述选通输入端。2.如权利要求1所述的电路，其中，所述第一时钟的频率是所述第二时钟的频率的至少2倍。3.如权利要求1所述的电路，其中，所述与门单元包括第一与门，所述反相器和所述第二时钟连接到所述第一与门的输入。4.如权利要求3所述的电路，其中，所述与门单元进一步包括第四锁存器和第二与门，其中，所述第四锁存器包括用于接收使能信号的第四数据输入端、用于接收第一时钟的第四时钟输入端、以及连接到所述第二与门的第四数据输出端，所述第一与门的输出和所述第四数据输出端用作所述第二与门的输入，所述第二与门的输出连接到所述选通输入端。5.如权利要求3所述的电路，进一步包括第五锁存器和复位逻辑单元，其中，所述第五锁存器包括用于接收复位信号的第五数据输入端、用于接收第一时钟的第五时钟输入端、以及连接到所述复位逻辑单元的第五数据输出端。6.如权利要求5所述的电路，其中，所述复位逻辑单元包括反相器和第三与门，所述第五数据输出端经由所述反相器和所述选通输出端连接到所述第三与门的输入。7.如权利要求5所述的电路，其中，所述复位逻辑单元包括或门，所述第五数据输出端和所述选通输出端连接到所述或门的输入。

技术总结
本公开提供了一种消除毛刺的电路，该电路包括：第一锁存器、第二锁存器、选择器以及第三锁存器，其中，选择器包括第一输入端、第二输入端、选通输入端和选通输出端，第一锁存器包括用于接收数据的第一数据输入端、用于接收第一时钟的第一时钟输入端、以及连接到第一输入端的第一数据输出端，第二锁存器包括与选通输出端连接的第二数据输入端、用于接收第一时钟的第二时钟输入端、以及连接到第二输入端的第二数据输出端，第三锁存器包括用于接收第二时钟的第三数据输入端、用于接收第一时钟的第三时钟输入端、以及连接到反相器的第三数据输出端，其中，反相器和第二时钟用作一与门单元的输入，与门单元的输出端连接到选通输入端。与门单元的输出端连接到选通输入端。与门单元的输出端连接到选通输入端。


技术研发人员：常清云 徐欣
受保护的技术使用者：芯华章科技股份有限公司
技术研发日：2021.07.14
技术公布日：2021/11/21