半导体器件及其制造方法与流程

1.本发明的实施例涉及半导体器件及其制造方法。


背景技术：

2.由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，半导体工业经历了快速的增长。大多数情况下，迭代减小最小部件尺寸可以提高集成密度，从而可以将更多组件集成到给定区域中。随着对缩小电子器件的需求的增长，已经出现了对更小且更具创造性的半导体管芯封装件技术的需求。这种封装系统的一个示例是层叠封装(pop)技术。在pop器件中，顶部半导体封装件堆叠在底部半导体封装件的顶部，以提供高水平的集成度和组件密度。pop技术通常能够在印刷电路板(pcb)上生产功能增强且占位面积小的半导体器件。


技术实现要素：

3.根据本发明实施例的一个方面，提供了一种半导体器件，包括：第一集成电路管芯；互连结构，耦合到第一集成电路管芯，互连结构包括：第一金属化图案，包括延伸穿过第一电介质层的第一通孔部分；第二电介质层，与第一集成电路管芯相对位于第一电介质层上方；和第二金属化图案，耦合到第一金属化图案，第二金属化图案包括在第一电介质层中的线部分和延伸穿过第二电介质层的第二通孔部分；以及凸块下金属化(ubm)，在第二金属化图案和第二电介质层上方，ubm耦合到第二金属化图案，其中，第一通孔部分的第一中心线和第二通孔部分的第二中心线未对准ubm的第三中心线，其中，第一中心线和第二中心线在第三中心线的相对侧。
4.根据本发明实施例的另一个方面，提供了一种半导体器件，包括：集成电路管芯，耦合到互连结构，互连结构包括：一个或多个金属化图案，设置在一个或多个电介质层中；顶部电介质层，在一个或多个金属化图案和一个或多个电介质层上方；和顶部金属化图案，电耦合至一个或多个金属化图案，其中，顶部金属化图案包括延伸穿过顶部电介质层的通孔部分，其中，通孔部分的顶表面与顶部电介质层的顶表面齐平；凸块下金属化，沿着顶部电介质层的顶表面和顶部金属化图案的通孔部分的顶表面延伸，其中，第一距离是在凸块下金属化层的最接近金属线中心线的边缘和最接近集成电路管芯的中心线的通孔部分的边缘之间测量的，其中，第二距离是在距离集成电路管芯的中心线最远的凸块下金属化的边缘和距离集成电路管芯的中心线最远的通孔部分的边缘之间测量的，并且其中，第一距离和第二距离之间的第一差为正；以及导电接触件，耦合到凸块下金属化。
5.根据本发明实施例的又一个方面，提供了一种制造半导体器件的方法，包括：在第一载体上形成互连结构；将第一管芯接合到互连结构；从互连结构中去除第一载体，其中，在去除第一载体之后，互连结构的与第一管芯相对的第一金属化图案的第一通孔部分被暴露；以及在第一通孔部分上方并与第一通孔部分物理接触地形成第一ubm，其中，第一ubm的中心线偏离第一通孔部分的中心线。
附图说明
6.当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
7.图1至图6a和图7至图9示出了根据一些实施例的在形成封装部件的工艺期间的中间步骤的截面图。
8.图6b至图6i示出了根据一些实施例的凸块下金属化布局的截面图和俯视图。
具体实施方式
9.以下公开内容提供了许多用于实现本发明的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本发明。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。
10.此外，为了便于描述，本文中可以使用诸如“在
…
下方”、“在
…
下面”、“下部”、“在
…
上面”、“上部”等的间隔关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间隔关系术语旨在包括器件在使用或操作工艺中的不同方位。器件可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的间隔关系描述符可以同样地作相应地解释。
11.各种实施例提供了具有改进的凸块下金属化(ubm)布局的封装半导体器件及其形成方法。可以形成包括布置在电介质层中的金属化图案的互连结构。互连结构的顶部金属化图案可以包括延伸穿过互连结构的顶部电介质层的通孔部分。可以在顶部金属化图案和顶部电介质层上方形成ubm，以使得ubm的中心线偏离或未对准顶部金属化图案的通孔部分的中心线。使ubm的中心线与通孔部分的中心线未对准可以减小周围的电介质层中的应力，减少电介质层中的破裂，并减少器件缺陷。
12.图1示出了根据一些实施例的形成在载体衬底102上方的互连结构114(也称为重分布结构)。在图1中，提供了载体衬底102，并且释放层104形成在载体衬底102上。载体衬底102可以是玻璃载体衬底、陶瓷载体衬底等。载体衬底102可以是晶圆，使得可以在载体衬底102上同时形成多个封装件。
13.释放层104可以由基于聚合物的材料形成，可以将其与载体衬底102一起从将在后续步骤中形成的上覆结构中去除。在一些实施例中，释放层104是基于环氧的热释放材料，其在加热时失去其粘合特性，例如光热转换(lthc)释放涂层。在其他实施例中，释放层104可以是紫外线(uv)胶，当暴露于uv光时会失去其粘合特性。释放层104可以以液体的形式分配并固化，可以是层压到载体衬底102上的层压膜或者可以是类似物。释放层104的顶表面可以是水平的并且可以具有高度的平面度。
14.互连结构114形成在释放层104和载体衬底102上。互连结构114包括电介质层108和112以及金属化图案106和110。金属化图案106和110也可以称为重分布层或重分布线。互
连结构114被示为包括四层金属化图案106和110以及五层电介质层108和112。然而，在一些实施例中，更多或更少的电介质层108和112以及金属化图案106和110可以在互连结构114中形成。如果要形成较少的电介质层108和112以及金属化图案106和110，则可以省略下面讨论的步骤和工艺。如果要形成更多的电介质层108和112以及金属化图案106和110，则可以重复下面讨论的步骤和过程。
15.在图1中，电介质层108沉积在释放层104上。在一些实施例中，电介质层108由诸如pbo、聚酰亚胺、bcb等的光敏材料形成，其可以使用光刻掩模被图案化。电介质层108可以通过旋涂、层压、化学气相沉积(cvd)等或其组合来形成。然后，对电介质层108进行图案化。图案化形成开口，开口暴露出释放层104的部分。图案化可以通过可接受的工艺来形成，诸如当电介质层108是光敏材料时通过将电介质层108曝光并显影在光照下，或者通过使用各向异性蚀刻等的蚀刻。
16.然后形成金属化图案106。金属化图案106包括沿着电介质层108的主表面延伸并且延伸穿过电介质层108以物理接触释放层104的导电元件。金属化图案106可以通过在电介质层108上方和在延伸穿过电介质层108的开口中沉积晶种层(未单独示出)来形成。在一些实施例中，晶种层是金属层，其可以是单层或包括由不同材料形成的多个子层的复合层。在一些实施例中，晶种层包括钛层和在钛层上方的铜层。可以使用例如物理气相沉积(pvd)等形成晶种层。然后，在晶种层上形成光刻胶并对其图案化。可以通过旋涂等形成光致抗蚀剂，并且可以将其曝光以用于图案化。光致抗蚀剂的图案对应于金属化图案106。图案化形成穿过光致抗蚀剂的开口以暴露出晶种层。然后在光致抗蚀剂的开口中和晶种层的暴露部分上形成导电材料。可以通过诸如电镀或化学镀的镀覆来形成导电材料。导电材料可以包括金属，例如铜、钛、钨、铝等。导电材料和晶种层的下面部分的组合形成金属化图案106。去除光刻胶和晶种层上未形成导电材料的部分。可以通过可接受的灰化或剥离工艺，例如使用氧等离子体等，来去除光致抗蚀剂。一旦去除了光致抗蚀剂，就去除了晶种层的暴露部分，例如通过使用可接受的蚀刻工艺，例如通过湿蚀刻或干蚀刻。
17.然后，在电介质层108和金属化图案106上方交替地形成电介质层112和金属化图案110。电介质层112可以通过与上述针对电介质层108描述的相似或相同的材料和工艺来形成。金属化图案110可以由与上述针对金属化图案106描述相似或相同的材料和工艺形成。
18.然后，在互连结构114的最顶部电介质层112和最顶部金属化图案110上形成ubm116。ubm116可以用于到互连结构114的外部连接。ubm116可以包括在最顶部电介质层112的主表面上并沿着最顶部电介质层112的主表面延伸的凸块部分和延伸穿过最顶部电介质层112的通孔部分。通孔部分可以与最顶部金属化图案110物理接触并且电耦合到最顶部金属化图案110。ubm116可以通过与上述针对金属化图案106描述类似或相同的材料和工艺形成。在一些实施例中，ubm116可以具有与金属化图案106和110不同的尺寸。
19.在图2a中，第一集成电路管芯122和第二集成电路管芯124通过导电连接器118接合到互连结构114。导电连接器118形成在ubm116上方。导电连接器118可以是球栅阵列(bga)连接器、焊球、金属柱、可控塌陷芯片连接(c4)凸块、微凸块、化学镀镍
‑
化学镀钯浸金技术(enepig)形成的凸块等。导电连接器118可以包括诸如焊料、铜、铝、金、镍、银、钯、锡等或它们的组合的导电材料。在一些实施例中，通过首先由蒸发、电镀、印刷、焊料转移、焊球
放置等形成焊料层来形成导电连接器118。一旦形成焊料层，就可以执行回流以将材料成形为期望的凸块形状。在一些实施例中，导电连接器118包括金属柱(例如铜柱)，其可以通过溅射、印刷、电镀、化学镀、cvd等形成。金属柱可以是无焊料的并且具有基本垂直的侧壁。在一些实施例中，在金属柱的顶部上形成金属盖层。金属盖层可以包括镍、锡、锡铅、金、银、钯、铟、镍
‑
钯
‑
金、镍
‑
金等或其组合，并且可以通过镀覆工艺形成。
20.如图2a所示，单个第一集成电路管芯122和单个第二集成电路管芯124可以耦合到互连结构114。然而，任何数量的第一集成电路管芯122、第二集成电路管芯124和/或其他管芯(例如多于两个管芯或少于两个管芯)可以耦合到互连结构114。尽管第一集成电路管芯122和第二集成电路管芯124被示出为具有相同的高度，但是第一集成电路管芯122和第二集成电路管芯124可以具有变化的高度。
21.图2b示出了集成电路管芯的截面图，该集成电路管芯可以用于第一集成电路管芯122和/或第二集成电路管芯124。集成电路管芯122/124将在随后的工艺中被封装以形成集成电路封装件。集成电路芯片122/124可以是逻辑芯片(例如，中央处理单元(cpu)、图形处理单元(gpu)、片上系统(soc)、应用处理器(ap)、微控制器、专用集成电路(asic)管芯等)，存储器管芯(例如，动态随机存取存储器(dram)管芯、静态随机存取存储器(sram)管芯、高带宽存储器(hbm))管芯等)，电源管理管芯(例如，电源管理集成电路(pmic)管芯)，射频(rf)管芯，传感器管芯，微机电系统(mems)管芯，信号处理管芯(例如，数字信号处理(dsp)管芯等)，前端管芯(例如，模拟前端(afe)管芯)等或它们的组合。在一些实施例中，第一集成电路管芯122可以是soc，而第二集成电路管芯124可以是存储器管芯，例如hbm管芯。
22.集成电路管芯122/124可以形成在晶圆中，晶圆可以包括在后续步骤中被分割以形成多个集成电路管芯的不同的器件区域。可以根据适用的制造工艺来处理集成电路管芯122/124，以形成集成电路。例如，集成电路管芯122/124包括半导体衬底52，例如掺杂或未掺杂的硅，或者绝缘体上半导体(soi)衬底的有源层。半导体衬底52可以包括其他半导体材料，诸如锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括sige、gaasp、alinas、algaas、gainas、gainp和/或gainasp；或其组合。也可以使用其他衬底，例如多层或梯度衬底。半导体衬底52具有有源表面(例如，在图2b中面向上的表面)，有时被称为前侧；以及无源表面(例如，在图2b中面向下的表面)，有时被称为后侧。
23.可以在半导体衬底52的有源表面处形成器件54(由晶体管表示)。器件54可以是有源器件(例如，晶体管、二极管等)、电容器、电阻器等。层间电介质(ild)56在半导体衬底52的有源表面上方。ild56围绕并可以覆盖器件54。ild56可以包括一个或多个由诸如磷硅酸盐玻璃(psg)、硼硅酸盐玻璃(bsg)、硼掺杂磷硅酸盐玻璃(bpsg)、未掺杂硅酸盐玻璃(usg)等的材料形成的电介质层。
24.导电插塞58延伸穿过ild56以电耦合和物理耦合器件54。例如，当器件54是晶体管时，导电插塞58可以耦合晶体管的栅极和源极/漏极区。导电插塞58可以由钨、钴、镍、铜、银、金、铝等或其组合形成。互连结构60在ild56和导电插塞58上方。互连结构60将器件54互连以形成集成电路。互连结构60可以由例如ild56上的电介质层中的金属化图案形成。金属化图案包括形成在一个或多个低k电介质层中的金属线和通孔。互连结构60的金属化图案通过导电插塞58电耦合到器件54。
25.集成电路管芯122/124还包括与外部连接的焊盘62，例如铝焊盘。焊盘62在集成电路管芯122/124的有源侧上，例如在互连结构60内和/或上。一个或多个钝化膜64在集成电路管芯122/124上，例如在互连结构60和焊盘62的部分上。开口穿过钝化膜64延伸到焊盘62。诸如导电柱(例如，由诸如铜的金属形成的)的管芯连接器66穿过钝化膜64中的开口延伸，并且物理耦合和电耦合到焊盘62中的相应一个。管芯连接器66可以通过例如镀覆等形成。管芯连接器66将集成电路管芯122/124的各个集成电路电耦合。
26.可选地，可以在焊盘62上设置焊料区域(例如，焊料球或焊料凸块)。焊料球可以用于在集成电路管芯122/124上执行芯片探针(cp)测试。可以在集成电路管芯122/124上执行cp测试，以确定集成电路管芯122/124是否为已知良好管芯(kgd)。因此，仅kgd的集成电路管芯122/124经过后续处理并被封装，而未通过cp测试的管芯未被封装。在测试之后，可以在随后的处理步骤中去除焊料区域。
27.电介质层68可以(或可以不)在集成电路管芯122/124的有源侧上，例如在钝化膜64和管芯连接器66上。电介质层68横向地封装管芯连接器66，并且电介质层68在横向上与集成电路管芯122/124相接。最初，电介质层68可以掩埋管芯连接器66，使得电介质层68的最上表面在管芯连接器66的最上表面上方。在一些焊料区域设置在管芯连接器66上的实施例中，电介质层68也可以掩埋焊料区域。或者，可以在形成电介质层68之前去除焊料区域。
28.电介质层68可以是聚合物，例如pbo、聚酰亚胺、bcb等；氮化物，例如氮化硅等；氧化物，例如氧化硅、psg、bsg、bpsg等；类似物或其组合。电介质层68可以例如通过旋涂、层压、化学气相沉积(cvd)等形成。在一些实施例中，在集成电路管芯122/124的形成期间，管芯连接器66通过电介质层68暴露。在一些实施例中，管芯连接器66保持掩埋并且在随后的用于封装集成电路管芯122/124的过程中暴露。暴露管芯连接器66可以去除管芯连接器66上可能存在的任何焊料区域。
29.在一些实施例中，集成电路管芯122/124是包括多个半导体衬底52的堆叠器件。例如，集成电路管芯122/124可以是诸如混合存储立方体(hmc)模块的存储器件，包括多个存储器管芯的高带宽存储器(hbm)模块等。在这样的实施例中，集成电路管芯122/124包括通过贯穿衬底通孔(tsv)互连的多个半导体衬底52。每个半导体衬底52可以具有(或可以不具有)互连结构60。
30.第一集成电路管芯122和第二集成电路管芯124可以通过管芯连接器66、导电连接器118和ubm116机械地和电地接合到互连结构114。可以将第一集成电路管芯122和第二集成电路管芯124放置在互连结构114上，并且可以执行回流工艺以使导电连接器118回流并且通过导电连接器118将管芯连接器66接合到ubm116。
31.在图3中，底部填充物126形成在第一集成电路管芯122和第二集成电路管芯124与互连结构114之间，围绕ubm116、导电连接器118和管芯连接器66。底部填充物126可以减小应力并保护由导电连接器118的回流引起的接头。底部填充物126可以在附接第一集成电路管芯122和第二集成电路管芯124之后通过毛细流动工艺形成，或者可以在附接第一集成电路管芯122和第二集成电路管芯124之前通过合适的沉积方法形成。如图3所示，底部填充物126的顶表面可以与第一集成电路管芯122和第二集成电路管芯124的顶表面齐平。在一些实施例中，底部填充物126的顶表面可以设置在第一集成电路管芯122和第二集成电路管芯124的顶表面之下。底部填充材料126的侧表面可以从第一集成电路管芯122和第二集成电
路管芯124的侧表面延伸到互连结构114的顶表面(例如，最顶部电介质层112的顶表面)。
32.在图4中，密封剂128形成在互连结构114和底部填充物126上方，并且围绕第一集成电路管芯122、第二集成电路管芯124和底部填充物126。在形成之后，密封剂128将第一集成电路管芯122、第二集成电路管芯124和底部填充物126密封。密封剂128可以是模塑料、环氧树脂等。密封剂128可以通过压缩模制、传递模制等方式施加，并且可以形成在互连结构114上方，使得第一集成电路管芯122和/或第二集成电路管芯124被掩埋或覆盖。在一些实施例中，密封剂128可以进一步形成在第一集成电路管芯122和第二集成电路管芯124之间的间隙区域中。密封剂128可以以液体或半液体的形式被施加，然后被随后固化。
33.可以在密封剂128上执行平坦化工艺以暴露第一集成电路芯片122和第二集成电路芯片124。平坦化工艺还可以暴露底部填充物126。平坦化工艺可以去除第一集成电路管芯122、第二集成电路管芯124和/或底部填充物126的材料直到暴露出第一集成电路管芯122、第二集成电路管芯124和/或底部填充物126为止。在平坦化工艺之后，在工艺变化之内，第一集成电路芯片122、第二集成电路芯片124、底部填充物126和密封剂128的顶表面可以基本上共面(例如，齐平)。平坦化工艺可以是例如化学机械抛光(cmp)、研磨工艺等。在一些实施例中，例如，如果第一集成电路管芯122和/或第二集成电路管芯124已经暴露，则可以省略平坦化。
34.在图5中，执行载体衬底去接合以将载体衬底102从互连结构114分离(或“去接合”)，器件被翻转，并且第二载体衬底150被接合到第一集成电路管芯122、第二集成电路管芯124、底部填充物126和密封剂128。在一些实施例中，去接合包括将诸如激光或uv光的光投射在释放层104上，以使得释放层104在光的热量下分解，并且可以去除载体衬底102。如图5所示，在去除载体衬底102和释放层104之后，可以暴露电介质层108和金属化图案106的表面。可以翻转器件，使得第一集成电路管芯122和第二集成电路管芯124的后侧向下。
35.第二载体衬底150可以通过第二释放层152接合到第一集成电路管芯122、第二集成电路管芯124、底部填充物126和密封剂128。第二载体衬底150可以是玻璃载体衬底、陶瓷载体衬底等。第二载体衬底150可以是晶圆，使得可以在第二载体衬底150上同时处理多个封装件。第二释放层152可以由基于聚合物的材料形成，其可以与第二载体衬底150一起从将在后续步骤中形成的上覆结构中去除。在一些实施例中，第二释放层152是基于环氧的热释放材料，其在加热时失去其粘合特性，例如光热转换(lthc)释放涂层。在其他实施例中，第二释放层152可以是紫外线(uv)胶，当暴露于uv光时其失去粘合性。第二释放层152可以以液体的形式分配并固化，可以是层压到第二释放层152上的层压膜，或者可以是类似物。第二释放层152的顶表面可以是水平的并且可以具有高度的平面度。
36.图6a至图6i示出了根据一些实施例的在互连结构114上方形成ubm130之后的器件的各种视图。图6b至图6e示出了图6a的区域132的详细的自顶向下视图。区域132可以与第一集成电路管芯122的侧壁对准。图6f、图6h和图6i示出了图6a的区域131的详细截面图。图6c示出了图6a的区域131的详细的自顶向下视图。
37.在图6a至图6i中，ubm130形成在互连结构114上方。ubm130可以形成在金属化图案106上，沿着电介质层108的表面延伸，并且电耦合至金属化图案106。ubm130可以用于到互连结构114的外部连接。ubm130可以由与以上针对金属化图案106所描述的材料和工艺相似或相同的材料和工艺形成。在一些实施例中，ubm130可以与金属化图案106和110以及
ubm116具有不同的尺寸。
38.在图6a至图6h所示的实施例中，ubm130的中心线c1(例如，延伸穿过ubm130的中心的虚拟线)可以与金属化图案106的通孔部分的中心线c2(例如，延伸穿过金属化图案106的通孔部分的中心的虚拟线)偏移或未对准，其通孔部分延伸穿过电介质层108。在图6a和图6b所示的实施例中，金属化图案106的通孔部分的中心线c2布置成比ubm130的中心线c1更远离与第一集成电路管芯122的中心线对准的点p1。在ubm130、金属化图案106和电介质层108之间发生破裂和其他缺陷的可能性可以在第一集成电路管芯122的边缘处最大，并且可以随着距点p1的距离减小而减小。另一方面，随着ubm130的中心线c1与金属化图案106的通孔部分的中心线c2偏移或未对准的距离，ubm130的处理窗口减小。这样，随着距点p1的距离增加，ubm130的中心线c1与金属化图案106的通孔部分的中心线c2偏移或未对准的距离增大。例如，如图6a所示，ubm130a可以比ubm130b更靠近点p1。ubm130a的中心线c1和金属化图案106的通孔部分的中心线c2之间的距离d1可以小于ubm130b的中心线c1和金属化的通孔部分的中心线c2之间的距离d2。距离d1可以在约1μm至约10μm的范围内，并且距离d2可以在约5μm至约30μm的范围内。这减少了裂纹等，减少了器件缺陷，提高了器件性能，并维持了ubm130的工艺窗口。
39.参考图6b，对于最接近点p1的ubm130a和金属化图案106，最接近点p1的ubm130a的边缘与最接近点p1的金属化图案106的通孔部分的边缘之间的内部距离d
in1
可以大于最远离点p1的ubm130a的边缘与最远离点p1的金属化图案106的通孔部分的边缘之间的外部距离d
out1
。随着ubm130和金属化图案106到点p1的距离增加，内部距离和外部距离之间的差可以增加。例如，对于最远离点p1的ubm130b和金属化图案106，最接近点p1的ubm130b的边缘与最接近点p1的金属化图案106的通孔部分的边缘之间的内部距离d
in2
可以大于最远离点p1的ubm130b的边缘与最远离点p1的金属化图案106的通孔部分的边缘之间的外部距离d
out2
。距离d
in2
和距离d
out2
之间的差可以大于距离d
in1
和距离d
in1
之间的差。内部距离和外部距离之间的差可以在大约3μm至大约30μm的范围内。如图6b所示，ubm130可以在区域132中跨电介质层108的表面均匀地分布。
40.在图6c所示的实施例中，最接近点p1的ubm130a的边缘与最接近点p1的金属化图案106的通孔部分的边缘之间的内部距离d
in3
可以大于最远离点p1的ubm130a的边缘与最远离点p1的金属化图案106的通孔部分的边缘之间的距离d
out3
。对于所有ubm130和金属化图案106，内部距离d
in3
、外部距离d
out3
以及内部距离和外部距离之间的差可以相同，但是实施例不限于此。对于ubm130，保持一致的内部距离d
in3
、外部距离d
out3
以及内部距离和外部距离之间的差简化了布局考虑。内部距离和外部距离之间的差可以在大约3μm至大约30μm的范围内。如图6c所示，ubm130可以在区域132中跨电介质层108的表面均匀地分布。
41.在图6d和图6e所示的实施例中，类似于图6a和图6b所示的实施例，随着ubm130和金属化图案106从点p1的距离增加，内部距离和外部距离之间的差增加。例如，对于最接近点p1的ubm130a和金属化图案106，最接近点p1的ubm130a的边缘与最接近点p1的金属化图案106的通孔部分的边缘之间的内部距离d
in4
可以大于最远离点p1的ubm130a的边缘与最远离点p1的金属化图案106的通孔部分的边缘之间的外部距离d
out4
。在图6d中，对于最远离点p1的ubm130b和金属化图案106，最接近点p1的ubm130b的边缘与最接近点p1的金属化图案106的通孔部分的边缘之间的内部距离d
in5
可以大于最远离点p1的ubm130b的边缘与最远离
点p1的金属化图案106的通孔部分的外部距离d
out5
。类似地，在图6e中，对于最远离点p1的ubm130b和金属化图案106，最接近点p1的ubm130b的边缘与最接近点p1的金属化图案106的通孔部分的边缘之间的内部距离d
in6
可以大于最远离点p1的ubm130b的边缘与最远离点p1的金属化图案106的通孔部分的外部距离d
out6
。距离d
in5
和距离d
out5
之间的差可以大于距离d
in4
和距离d
out4
之间的差，并且距离d
in6
和距离d
out6
之间的差可以大于距离d
in4
和距离d
out4
之间的差。内部距离和外部距离之间的差可以在大约3μm至大约30μm的范围内。
42.此外，在图6d和图6e所示的实施例中，ubm130可以不均匀地分布在区域132中的电介质层108的表面上。例如，ubm130可以在区域的外围区域中具有更大的密度。除了在区域132的拐角区域中省略了一些ubm130之外，图6e所示的实施例可以与图6d所示的实施例相同。
43.图6b至图6e所示的实施例示出并描述了布置在第一集成电路管芯122上方的ubm130和金属化图案106的布局。在一些实施例中，ubm130和第二集成电路管芯124上方的金属化图案106可以具有上述布局中的任何一个，其中布局以与第二集成电路芯片124的中心线对准的点p2而不是点p1为中心。在一些实施例中，整个互连结构114上的ubm130和金属化图案106可以具有上述布局中的任何布局，其中布局以点p3为中心，点p3与互连结构114的中心线对准。
44.ubm130和金属化图案106均可以由金属形成，其可以具有与周围材料(例如电介质层108和112)的cte不匹配的热膨胀系数(cte)。金属化图案106的通孔部分的中心线c2与ubm130的中心线c1对准会在所得的结构中引起高应力，从而导致电介质层108和112中的破裂。然而，通过在金属化图案106上方形成ubm130，使得由于ubm130的中心线c1与金属化图案106的通孔部分的中心线c2偏移或未对准，所得到的结构中的应力减小，这减小了破裂的可能性并减少了器件缺陷。
45.在图6f和图6g所示的实施例中，金属化图案106的通孔部分的中心线c2与金属化图案110的通孔部分的中心线c3相对于ubm130的中心线c1设置。ubm130的中心线c1和金属化图案106的通孔部分的中心线c2可以与以上关于图6a讨论的距离d1或d2相同。ubm130的中心线c1与金属化图案110的通孔部分的中心线c3之间的距离d3可以在大约3μm至大约30μm的范围内。与ubm130的中心线c1和金属化图案106的通孔部分的中心线c2之间的距离相似，ubm130的中心线c1和金属化图案110的通孔部分的中心线c3之间的距离可以随距点p1的距离增大而增大；或者随距点p1的距离增大而保持恒定。将中心线c2和c3设置在中心线c1的相对侧上可以增加来自中心线c2和c3之间的电介质层112的电介质材料的量，这可以进一步减小所得结构中的应力并减少器件缺陷。
46.在图6h所示的实施例中，金属化图案110的通孔部分的中心线c3与ubm130的中心线c1对准，并且金属化图案106的通孔部分的中心线c2偏离或未对准ubm130的中心线c1和金属化图案110的通孔部分的中心线c3。金属化图案106的通孔部分的中心线c2与ubm130的中心线c1和金属化图案110的通孔部分的中心线c3之间的距离为d5可以与以上关于图6a讨论的距离d1或d2相同。
47.在图6i所示的实施例中，ubm130被ubm130.i代替，ubm130.i包括延伸穿过电介质层108的通孔部分。ubm130.i的通孔部分可以与金属化图案106物理接触并电耦合。可以省略延伸通过电介质层108的金属化图案106的通孔部分，并且可以在去接合载体衬底102之
后且在形成ubm130.i之前对开口进行图案化。ubm130.i可以由与上文针对ubm130所述的材料和工艺相似或相同的那些形成。ubm130.i可以形成有位于顶部上方的ubm130.i的上部的中心线c4，中心线c4与位于电介质层108的顶表面下方的ubm130.i的通孔部分的中心线c5偏移或未对准。ubm130的上部的中心线c4与ubm130.i的通孔部分的中心线c5之间的距离d5可以与以上关于图6a讨论的距离d1或d2相同。
48.ubm130.i和金属化图案106均可以由金属形成，金属可以具有与诸如电介质层108的周围材料的cte不匹配的热膨胀系数(cte)。对准ubm130.i的上部的中心线c4和ubm130.i的通孔部分的中心线c5可能会在所得结构中引起高应力，从而导致电介质层108破裂。但是，通过形成ubm130.i，使得ubm130.i的上部的中心线c4与ubm130.i的通孔部分的中心线c5偏移或未对准，从而减小了所得结构中的应力，这降低了开裂的可能性并降低了器件缺陷。
49.在图7中，导电连接器134形成在ubm130上方。导电连接器134可以是球栅阵列(bga)连接器、焊球、金属柱、可控塌陷芯片连接(c4)凸块、微凸块、化学镀镍化学钯浸金技术(enepig)形成的凸块等。导电连接器134可以包括诸如焊料、铜、铝、金、镍、银、钯、锡等或其组合的导电材料。在一些实施例中，通过首先通过蒸发、电镀、印刷、焊料转移、球放置等形成焊料层来形成导电连接器134。一旦形成焊料层，就可以执行回流以将材料成形为期望的凸块形状。在一些实施例中，导电连接器134包括金属柱(诸如铜柱)，其可以通过溅射、印刷、电镀、化学镀、cvd等形成。金属柱可以是无焊料的并且具有基本垂直的侧壁。在一些实施例中，在金属柱的顶部上形成金属盖层。金属盖层可以包括镍、锡、锡铅、金、银、钯、铟、镍
‑
钯
‑
金、镍
‑
金等或其组合，并且可以通过镀覆工艺形成。
50.在图8中，执行载体衬底去接合以将第二载体衬底150从第一集成电路管芯122、第二集成电路管芯124、底部填充剂126和密封剂128分离(去接合)，并且器件被翻转。在一些实施例中，去接合包括在第二释放层152上投射诸如激光或uv光的光，使得第二释放层152在光的热量下分解，并且第二载体衬底150可以被去除。如图8所示，在去除第二载体衬底150和第二释放层152之后，可以暴露第一集成电路管芯122、第二集成电路管芯124、底部填充物126和密封剂128的表面。翻转第一集成电路芯片122和第二集成电路芯片124的后侧，使得第一集成电路芯片122和第二集成电路芯片124的后侧朝上。在去除第二载体衬底150和第二释放层152之后，所得器件可以被称为第一封装件组件100。
51.在图9中，衬底140耦合到第一封装件组件100。衬底140可以由诸如硅、锗、金刚石等的半导体材料制成。在一些实施例中，也可以使用诸如硅锗、碳化硅、砷化镓、砷化铟、磷化铟、碳化硅锗、磷化砷化镓、磷化镓铟等的复合材料，以及它们的组合等。另外，衬底140可以是绝缘体上硅(soi)衬底。通常，soi衬底包括半导体材料层，例如外延硅、锗、硅锗、soi、绝缘体上的硅锗(sgoi)或其组合。在一些实施例中，衬底140可以基于绝缘芯，诸如玻璃纤维增强树脂芯。在一些实施例中，芯材料可以是玻璃纤维树脂，例如fr4。在一些实施例中，芯材料可以包括双马来酰亚胺
‑
三嗪(bt)树脂、其他印刷电路板(pcb)材料或其他膜。诸如味之素(ajinomoto)堆积膜(abf)的堆积膜或其他叠层可用于衬底140。
52.衬底140可以包括有源和无源器件(未单独示出)。可以包括各种各样的器件，例如晶体管、电容器、电阻器、它们的组合等。可以使用任何合适的方法来形成器件。衬底140还可包括金属化层(未示出)。金属化层可以形成在有源和无源器件之上，并且被设计为连接
各种器件以形成功能电路。金属化层可以由电介质材料(例如，低k电介质材料)和导电材料(例如，铜)的交替层形成，并具有将导电材料层互连的通孔。可以通过任何合适的工艺(例如沉积、镶嵌、双镶嵌等)来形成金属化层。在一些实施例中，衬底140基本上没有有源和无源器件。
53.衬底140可以包括形成在衬底140的面向第一封装件组件100的第一面上的接合焊盘142。在一些实施例中，接合焊盘142可以通过在衬底140的第一侧上的电介质层(未单独示出)中形成凹部(未单独示出)来形成。可以形成凹部以允许接合焊盘142嵌入电介质层中。在一些实施例中，凹部被省略，并且接合焊盘142可以形成在电介质层上。在一些实施例中，接合焊盘142包括由铜、钛、镍、金、钯等或其组合制成的薄晶种层(未单独示出)。接合焊盘142的导电材料可以沉积在薄晶种层上。可以通过电化学镀工艺、化学镀工艺、cvd、原子层沉积(ald)、pvd等或其组合来形成导电材料。在一实施例中，接合焊盘142的导电材料包括铜、钨、铝、银、金等或其组合。
54.在一些实施例中，接合焊盘142是ubm，其包括三层导电材料，例如钛层、铜层和镍层。可以使用材料和层的其他布置，例如铬/铬
‑
铜合金/铜/金的布置，钛/钛钨/铜的布置或铜/镍/金的布置。可以用于接合焊盘142的任何合适的材料或材料层完全意图包括在本技术的范围内。
55.衬底140可以通过接合焊盘142、导电连接器134和ubm130机械接合和电接合到第一封装件组件100。衬底140可以放置在第一封装件组件100和衬底上。可以执行回流工艺以使导电连接器134回流并且通过导电连接器134将焊盘142接合到ubm130。
56.然后，可以在第一封装件组件100和衬底140之间形成底部填充物144，围绕接合焊盘142、ubm130和导电连接器134。底部填充物144可以减小应力并保护由回流导电连接器134引起的接头。底部填充物144可以在将第一封装组件100附接到衬底140之后通过毛细管流动工艺形成，或者可以在附接第一封装组件100之前通过适当的沉积方法形成。
57.实施例可以实现各种优点。例如，在金属化图案上形成ubm，使得金属化图案的通孔部分的中心线偏离ubm的中心线或与ubm的中心线未对准，减小了所得结构中的应力。这减少了在周围的电介质层中出现裂纹的可能性，从而减少了器件缺陷。
58.根据一个实施例，一种半导体器件包括第一集成电路管芯；互连结构，耦合到第一集成电路管芯，互连结构包括：第一金属化图案，包括延伸穿过第一电介质层的第一通孔部分；第二电介质层，与第一集成电路管芯相对位于第一电介质层上方；和第二金属化图案，耦合到第一金属化图案，第二金属化图案包括在第一电介质层中的线部分和延伸穿过第二电介质层的第二通孔部分；以及凸块下金属化(ubm)，在第二金属化图案和第二电介质层上方，ubm耦合到第二金属化图案，其中，第一通孔部分的第一中心线和第二通孔部分的第二中心线未对准ubm的第三中心线，其中，第一中心线和第二中心线在第三中心线的相对侧。在一个实施例中，还包括耦合至ubm并与ubm物理接触的导电凸块。在一个实施例中，还包括耦合到互连结构的第二集成电路管芯，第一集成电路管芯包括芯片上系统，第二集成电路管芯包括高带宽存储器管芯。在一个实施例中，在平行于第二电介质层的主表面的第一方向上，第二中心线与第三中心线之间的距离为3μm至30μm。在一个实施例中，ubm设置在第一区域中，第一区域具有与第一集成电路管芯的侧壁对准的边界，其中，第三中心线比第二中心线更靠近第一区域的第四中心线。在一个实施例中，还包括第二ubm，其中，第二金属化图
案进一步包括延伸穿过第二电介质层的第三通孔部分，第三通孔部分耦合到第二ubm，其中，第二ubm的第五中心线比ubm的第三中心线更远离第一区域的第四中心线设置，其中，第二中心线和第三中心线之间在平行于第二电介质层的主表面的第一方向上的第一距离小于第一方向上的第三通孔部分在第五中心线和第六中心线之间的第二距离。在一个实施例中，还包括第二ubm，其中，第二金属化图案进一步包含延伸穿过第二电介质层的第三通孔部分，第三通孔部分耦合到第二ubm，其中，第二ubm的第五中心线比ubm的第三中心线更远离第一区域的第四中心线设置，其中，第二中心线和第三中心线之间在平行于第二电介质层的主表面的第一方向上的第一距离等于在第一方向上的第三通孔部分的第五中心线和第六中心线之间的第二距离。
59.根据另一实施例，一种半导体器件，包括：集成电路管芯，耦合到互连结构，互连结构包括：一个或多个金属化图案，设置在一个或多个电介质层中；顶部电介质层，在一个或多个金属化图案和一个或多个电介质层上方；和顶部金属化图案，电耦合至一个或多个金属化图案，其中，顶部金属化图案包括延伸穿过顶部电介质层的通孔部分，其中，通孔部分的顶表面与顶部电介质层的顶表面齐平；凸块下金属化，沿着顶部电介质层的顶表面和顶部金属化图案的通孔部分的顶表面延伸，其中，第一距离是在凸块下金属化层的最接近金属线中心线的边缘和最接近集成电路管芯的中心线的通孔部分的边缘之间测量的，其中，第二距离是在距离集成电路管芯的中心线最远的凸块下金属化的边缘和距离集成电路管芯的中心线最远的通孔部分的边缘之间测量的，并且其中，第一距离和第二距离之间的第一差为正；以及导电接触件，耦合到凸块下金属化。在一个实施例中，集成电路管芯包括片上系统管芯。在一个实施例中，其进一步包含沿着顶部电介质层的顶部表面及顶部金属化图案的第二通孔部分的顶部表面延伸的第二凸块下金属化，第二凸块下金属化进一步距凸块下金属化的距离从集成电路芯片的中心线开始，其中，测量第二凸块下金属化的最接近集成电路芯片的中心线的边缘和最接近第二晶粒的第二通孔部分的边缘之间的第三距离集成电路管芯的中心线，其中第三距离大于第一距离。在一个实施例中，还包括第二凸块下金属化，沿着顶部电介质层的顶部表面及顶部金属化图案的第二通孔部分的顶部表面延伸，第二凸块下金属化比凸块下金属化距离集成电路芯片的中心线更远，其中，第三距离是在最接近集成电路管芯的中心线的第二凸块下金属化的边缘和最接近集成电路管芯的中心线的第二通孔部分的边缘之间测量的，其中，第三距离等于第一距离。在一个实施例中，还包括多个第一凸块下金属化，其中第一凸块下金属化包括凸块下金属化，并且其中，第一凸块下金属化相对于彼此在与集成电路管芯的侧壁对准的区域中均匀地间隔开。在一个实施例中，还包括多个第一凸块下金属化，其中，第一凸块下金属化设置在与集成电路管芯的侧壁对准的区域中，其中，区域包括被第二部分包围的第一部分，并且其中，第一部分中的第一凸块下金属化的密度小于第二部分中的第一凸块下金属化的密度。在一个实施例中，还包括多个第一凸块下金属化，其中，第一凸块下金属化设置在与集成电路管芯的侧壁对准的区域中，并且其中，第一凸块下金属化在区域中均匀分布。
60.根据另一个实施例，一种方法包括在第一载体上形成互连结构；将第一管芯接合到互连结构；从互连结构中去除第一载体，其中，在去除第一载体之后，互连结构的与第一管芯相对的第一金属化图案的第一通孔部分被暴露；以及在第一通孔部分上方并与第一通孔部分物理接触地形成第一ubm，其中，第一ubm的中心线偏离第一通孔部分的中心线。在一
个实施例中，还包括：形成第一多个ubm和环绕多个第一ubm的第二多个ubm，其中，多个第一ubm的密度小于多个第二ubm的密度，并且其中，形成第一多个ubm和第二多个ubm包括形成第一ubm。在一个实施例中，还包括在互连结构与第一管芯和第二管芯中的每个之间形成底部填充物，底部填充物延伸到与第一管芯和第二管芯的顶表面齐平。在一个实施例中，还包括：围绕第一管芯、第二管芯和底部填充物形成密封剂；和平坦化密封剂、底部填充物、第一芯片和第二芯片。在一个实施例中，还包括在第一金属化图案的第二通孔部分上方且与第二通孔部分物理接触地形成第二ubm，其中，在平行于互连结构的主表面的第一方向上的第一ubm的中心线与第一管芯的中心线之间的距离小于在第一方向上的第二ubm的中心线和第一管芯的中心线之间的距离，并且其中，第二ubm的中心线以大于第一ubm的中心线从第一通孔部分的中心线偏移的距离偏离第二通孔的中心线。在一个实施例中，还包括在第一金属化图案的第二通孔部分上方且与第二通孔部分物理接触地形成第二ubm，其中，在平行于互连结构的主表面的第一方向上的第一ubm的中心线与第一管芯的中心线之间的距离小于在第一方向上的第二ubm的中心线和第一管芯的中心线之间的距离，并且其中，第二ubm的中心线以等于第一ubm的中心线从第一通孔部分的中心线偏移的距离偏离第二通孔的中心线。
61.上述概述了几个实施例的特征，以便本领域技术人员可以更好地理解本公开的各个方面。本领域技术人员应当理解，他们可以容易地使用本公开作为设计或修改用于实现本文所介绍的实施例的相同目的和/或实现其相同优点的其它过程和结构的基础。本领域技术人员还应当认识到，此类等效结构不背离本发明的精神和范围，并且它们可以在不背离本发明的精神和范围的情况下在本发明中进行各种改变、替换以及改变。