半导体封装件的制作方法

技术特征：
1.一种半导体封装件，其特征在于，包括：并排设置的第一芯片和第二芯片；接垫，位于所述第一芯片的邻近所述第二芯片的一侧的下表面上；迹线，电连接至所述接垫，在俯视图中，所述第一芯片的第一中心与所述接垫定义第一连线，所述第一连线与所述接垫的周边的相交处定义较靠近所述第一中心的第一交界区及较远离所述第一中心的第二交界区，所述迹线与所述第二交界区不重叠。2.根据权利要求1所述的半导体封装件，其特征在于，所述第二交界区中的点与所述接垫的所述第二中心的第二连线与经过所述接垫的第二中心的所述第一连线的夹角不超过正负30度。3.根据权利要求2所述的半导体封装件，其特征在于，所述第二交界区相比于所述第一交界区更靠近所述第二芯片。4.根据权利要求1所述的半导体封装件，其特征在于，所述接垫连接通孔，所述通孔与所述迹线电连接，在所述俯视图中，所述通孔位于所述接垫的投影范围内。5.根据权利要求4所述的半导体封装件，其特征在于，在所述俯视图中，所述第一芯片具有将所述第一芯片分为上部和下部的中心水平线，与所述上部和所述下部中的所述接垫电连接的所述迹线从所述通孔朝靠近所述中心水平线延伸。6.根据权利要求5所述的半导体封装件，其特征在于，在所述俯视图中，所述迹线从所述通孔垂直于所述中心水平线延伸。7.根据权利要求5所述的半导体封装件，其特征在于，在所述俯视图中，所述迹线从所述通孔沿垂直于所述第一连线的方向延伸。8.根据权利要求4所述的半导体封装件，其特征在于，还包括：焊盘，将所述迹线连接至所述通孔。9.根据权利要求8所述的半导体封装件，其特征在于，在所述俯视图中，所述接垫的直径大于所述焊盘的直径大于所述通孔的直径。10.根据权利要求8所述的半导体封装件，其特征在于，在所述俯视图中，所述接垫的第二中心与所述通孔的第三中心以及所述焊盘的第四中心重叠。11.一种半导体封装件，其特征在于，包括：并排设置的第一芯片和第二芯片；接垫，位于所述第一芯片的邻近所述第二芯片的一侧的下表面上；迹线，位于所述迹线的端部处的焊盘电连接至所述接垫，在俯视图中，所述第一芯片的第一中心与所述接垫定义第一连线，所述第一连线与所述接垫的周边的相交处定义定义较靠近所述第一中心的第一交界区及较远离所述第一中心的第二交界区，所述焊盘与所述第二交界区重叠。12.根据权利要求11所述的半导体封装件，其特征在于，所述焊盘的在与所述第二交界区重叠的位置处的宽度大于所述接垫的直径的一半。13.根据权利要求11所述的半导体封装件，其特征在于，所述第二交界区中的点与所述接垫的第二中心的第二连线与经过所述接垫的所述第二中心的所述第一连线的夹角不超过正负30度。
14.根据权利要求13所述的半导体封装件，其特征在于，所述第二交界区相比于所述第一交界区更接近所述第二芯片。15.根据权利要求11所述的半导体封装件，其特征在于，所述接垫连接通孔，所述通孔连接所述焊盘，在所述俯视图中，所述通孔位于所述接垫的投影范围内。16.根据权利要求15所述的半导体封装件，其特征在于，在所述俯视图中，所述通孔的第三中心和所述焊盘的第四中心与所述接垫的第二中心不重叠，所述通孔的第三中心和所述焊盘的第四中心位于所述第二中心与所述第二交界区之间。17.根据权利要求16所述的半导体封装件，其特征在于，在所述俯视图中，所述焊盘的周边与所述第二交界区重叠。18.根据权利要求17所述的半导体封装件，其特征在于，在所述俯视图中，所述接垫、所述通孔和所述焊盘为圆形。19.根据权利要求15所述的半导体封装件，其特征在于，在所述俯视图中，所述接垫在所述第一连线的延伸方向上具有第一最大宽度，所述接垫在垂直于所述第一连线的方向上具有第二最大宽度，所述第一最大宽度小于所述第二最大宽度。20.根据权利要求19所述的半导体封装件，其特征在于，在所述俯视图中，所述焊盘的周边与所述第二交界区重叠。

技术总结
本申请的实施例提供一种半导体封装件，包括：并排设置的第一芯片和第二芯片；接垫，位于第一芯片的邻近第二芯片的一侧的下表面上；迹线，电连接至接垫，在俯视图中，第一芯片的第一中心与接垫定义第一连线，第一连线与接垫的周边的相交处定义较靠近第一中心的第一交界区和较远离第一中心的第二交界区，迹线与第二交界区不重叠。本发明的目的在于提供半导体封装件，以提升半导体封装件的性能。以提升半导体封装件的性能。以提升半导体封装件的性能。


技术研发人员：赖仲航 高金利
受保护的技术使用者：日月光半导体制造股份有限公司
技术研发日：2021.07.01
技术公布日：2021/11/19