射频芯片和电路结构的制作方法

1.本公开涉及通信技术，尤其涉及一种射频芯片和电路结构。


背景技术：

2.射频芯片多属于典型的sip封装器件(system in package，系统级封装)，内部主要包括射频放大电路和相应的射频匹配电路以及其它器件。为了适应不用电子设备的应用需求，有必要提出一种端口应用更灵活的射频芯片。


技术实现要素：

3.本实用新型的一个目的是提供一种端口应用更灵活的射频芯片。
4.根据本公开的第一方面，提供了一种射频芯片。
5.该射频芯片设有：与预设频段对应的第一射频信号输入端口，与所述预设频段的第一子频段对应的第一复用端口、与所述预设频段的第二子频段对应的第二复用端口、第一接收信号输出端口、第二接收信号输出端口；
6.所述射频芯片中包括控制电路、射频放大电路以及开关电路；
7.所述开关电路包括第一开关、第二开关、第三开关、第四开关、第五开关、第六开关以及逻辑门电路；
8.所述射频放大电路的输入端与第一射频信号输入端口连接；
9.所述第一开关连接在第一复用端口和第一接收信号输出端口之间，所述第五开关连接在所述射频放大电路的输出端(hb_in’)和所述第一开关之间；
10.所述第二开关连接在第二复用端口和第二接收信号输出端口之间，所述第六开关连接在所述射频放大电路的输出端(hb_in’)和所述第二开关之间；
11.所述第三开关连接在第一接收信号输出端口和地之间，所述第四开关连接在第二接收信号输出端口和地之间；
12.所述逻辑门电路用于在所述控制电路的控制下，控制第一开关、第二开关、第三开关、第四开关、第五开关、第六开关的导通/截止状态。
13.可选地，所述控制电路的第一控制端口、第二控制端口、第三控制端口、第四控制端口、第五控制端口分别与所述逻辑门电路连接；所述第一开关的控制端和第二控制端口连接，所述第二开关的控制端和第三控制端口连接；所述第五开关的控制端和第四控制端口连接，所述第六开关的控制端和第五控制端口连接；所述逻辑门电路用于在第一控制端口为第一状态、且所述第一开关和所述第二开关中任一个导通的情况下，将第三开关和第四开关限定在截止状态；所述逻辑门电路还用于在第一控制端口为第二状态、且所述第一开关导通的情况下，将第三开关限定在截止状态；所述逻辑门电路还用于在第一控制端口为第二状态、在所述第二开关导通的情况下，将第四开关限定在截止状态。
14.可选地，所述逻辑门电路还用于在第一控制端口为第二状态、且所述第一开关截止的情况下，将第三开关限定在导通状态；所述逻辑门电路还用于在第一控制端口为第二
状态、在所述第二开关截止的情况下，将第四开关限定在导通状态；所述逻辑门电路还用于在所述第一开关和所述第二开关均截止的情况下，将第三开关和第四开关限定在导通状态。
15.可选地，所述逻辑门电路包括第一或非门、第二或非门、第三或非门、第四或非门；所述第一或非门的第一输入端和第一控制端口连接；所述第二或非门的第一输入端和第二控制端口连接，所述第二或非门的第二输入端和第三控制端口连接，所述第二或非门的输出端与第一或非门的第二输入端连接；所述第三或非门的第一输入端和第二控制端口连接，所述第三或非门的第二输入端与第一或非门的输出端连接，所述第三或非门的输出端与第三开关的控制端连接；所述第四或非门的第一输入端和第三控制端口连接，所述第四或非门的第二输入端与第一或非门的输出端连接，所述第四或非门的输出端与第四开关的控制端连接。
16.可选地，所述开关电路还包括第七开关和第八开关；所述逻辑门电路还包括第五或非门和第六或非门；所述第七开关连接在第一复用端口和地之间，第八开关连接在第二复用端口和地之间；所述第五或非门的第一输入端和第二控制端口连接，所述第五或非门的第二输入端和第四控制端口连接，所述第五或非门的输出端与第七开关的控制端连接；所述第六或非门的第一输入端和第三控制端口连接，所述第六或非门的第二输入端和第五控制端口连接，所述第六或非门的输出端与第八开关的控制端连接。
17.根据本公开的第二方面，提供了一种射频芯片。
18.所述射频芯片设有：第一接收信号输入端口、第二接收信号输入端口、第一接收信号输出端口、第二接收信号输出端口；
19.所述射频芯片中包括控制电路和第一开关电路；
20.所述第一开关电路包括第一开关、第二开关、第三开关、第四开关以及逻辑门电路；
21.所述第一开关连接在第一接收信号输入端口和第一接收信号输出端口之间，所述第二开关连接在第二接收信号输入端口和第二接收信号输出端口之间；
22.所述第三开关连接在第一接收信号输出端口和地之间，所述第四开关连接在第二接收信号输出端口和地之间；
23.所述逻辑门电路用于在所述控制电路的控制下，控制第一开关、第二开关、第三开关、第四开关的导通/截止状态。
24.可选地，所述控制电路的第一控制端口、第二控制端口、第三控制端口分别与所述逻辑门电路连接；所述第一开关的控制端和第二控制端口连接，所述第二开关的控制端和第三控制端口连接；所述逻辑门电路用于在第一控制端口为第一状态、且所述第一开关和所述第二开关中任一个导通的情况下，将第三开关和第四开关限定在截止状态；所述逻辑门电路还用于在第一控制端口为第二状态、且所述第一开关导通的情况下，将第三开关限定在截止状态；所述逻辑门电路还用于在第一控制端口为第二状态、在所述第二开关导通的情况下，将第四开关限定在截止状态。
25.可选地，所述逻辑门电路还用于在第一控制端口为第二状态、且所述第一开关截止的情况下，将第三开关限定在导通状态；所述逻辑门电路还用于在第一控制端口为第二状态、在所述第二开关截止的情况下，将第四开关限定在导通状态；所述逻辑门电路还用于
在所述第一开关和所述第二开关均截止的情况下，将第三开关和第四开关限定在导通状态。
26.可选地，所述逻辑门电路包括第一或非门、第二或非门、第三或非门、第四或非门；所述第一或非门的第一输入端和第一控制端口连接；所述第二或非门的第一输入端和第二控制端口连接，所述第二或非门的第二输入端和第三控制端口连接，所述第二或非门的输出端与第一或非门的第二输入端连接；所述第三或非门的第一输入端和第二控制端口连接，所述第三或非门的第二输入端与第一或非门的输出端连接，所述第三或非门的输出端与第三开关的控制端连接；所述第四或非门的第一输入端和第三控制端口连接，所述第四或非门的第二输入端与第一或非门的输出端连接，所述第四或非门的输出端与第四开关的控制端连接。
27.可选地，所述射频芯片还设有：与预设频段对应的第一射频信号输入端口，与所述预设频段的多个子频段一一对应的多个射频信号输出端；所述射频芯片中还包括射频放大电路和第二开关电路；所述射频放大电路的输入端与第一射频信号输入端口连接，所述射频放大电路的输出端与所述第二开关电路的输入端连接；所述第二开关电路的多个输出端与多个所述射频信号输出端一一对应连接；所述控制电路还用于控制所述第二开关电路的工作。
28.根据本公开的第三方面，提供了一种电路结构，该电路结构包括第一方面或第二方面任一项所述的射频芯片，还包括第一射频器件和第二射频器件；所述第一射频器件与所述第一接收信号输出端口连接，所述第二射频器件与所述第二接收信号输出端口连接。
29.根据本公开的第四方面，提供了一种电路结构，该电路结构包括第一方面或第二方面任一项所述的射频芯片，还还包括第三射频器件；所述射频芯片的第一接收信号输出端口和第二接收信号输出端口短接后，与所述第三射频器件连接。
30.根据本公开的第五方面，提供了一种电路结构，该电路结构包括第一方面所述的射频芯片，还包括第四射频器件；所述射频芯片的第一复用端口和第二复用端口短接后，与所述第四射频器件连接。
31.本公开实施例的射频芯片，多条射频接收通路的接收信号输出端口既可以分别独立使用，也可以合并成为一个公共输出端口使用，端口应用方式更灵活，有利于射频芯片的高集成度和小型化。
32.通过以下参照附图对本实用新型的示例性实施例的详细描述，本实用新型的其它特征及其优点将会变得清楚。
附图说明
33.被结合在说明书中并构成说明书的一部分的附图示出了本实用新型的实施例，并且连同其说明一起用于解释本实用新型的原理。
34.图1是本公开第一实施例提供的射频芯片的封装示意图；
35.图2是本公开第一实施例提供的射频芯片的内部的电路示意图；
36.图3是本公开第一实施例提供的开关切换ic电路的等效示意图；
37.图4是本公开第一实施例提供的逻辑门电路的示意图。
38.图5(a)是本公开实施例提供的电路结构的示意图；
39.图5(b)是本公开实施例提供的电路结构的示意图；
40.图6是本公开第二实施例提供的射频芯片的封装示意图；
41.图7是本公开第二实施例提供的开关电路的等效示意图；
42.图8是本公开第二实施例提供的逻辑门电路的示意图。
具体实施方式
43.现在将参照附图来详细描述本实用新型的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本实用新型的范围。
44.以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本实用新型及其应用或使用的任何限制。
45.对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
46.在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
47.应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
48.对于例如手机的通信设备来说，多模多频已经成为大趋势。多模多频手机是指可以在不同技术标准的网络之间使用的手机，顾名思义就是一部手机可以同时支持多种网络制式和支持多个网络频段。例如，在一部手机上可以同时支持gsm、td
‑
scdma、wcdma、tdd
‑
lte、fdd
‑
lte甚至更多的网络制式及相应的多种频段。
49.为了实现不同国家和地区以及各个电信运营商的兼容性，现代全球3gpp通信协议标准制定的4g/lte通信频段多达40个以上。
50.在实际应用中，通信频段按照频率区间大致划分为几个主频段，例如，划分为三个主频段，分别是低频段、中频段和高频段。其中低频段的范围大致为700mhz
‑
1000mhz，中频段的范围大致为1700mhz
‑
2200mhz，高频段的范围大致为2300mhz
‑
2700mhz。每个主频段又进一步细分为多个子频段。
51.本公开实施例提供的射频芯片可以是一种多模多频射频芯片，即可以支持多频段多制式的射频功能。根据本公开的一个实施例，射频芯片可以支持全频段(例如含低频段、中频段和高频段)、多制式(例如支持3gwcdma/hsdpa/hsupa/hspa /td
‑
sdma、4g lte tdd/fdd)的射频功能。本公开实施例提供的射频芯片可以是射频前端芯片。
52.本公开实施例中提到的通信设备，可以是指安装有该射频芯片的具有通信功能的设备，例如是安装有射频芯片的手机。
53.<第一实施例>
54.下面参见图1和图2所示，说明本公开第一实施例提供的射频芯片。
55.首先，参见图1所示说明本公开第一实施例提供的射频芯片的封装结构。射频芯片为矩形，包括四条边，其中第一边和第二边相对设置，第三边和第四边相对设置。
56.射频芯片的第一边设置有射频信号输入端口和数字通讯接口端口，具体的，包括高频段射频信号输入端口hb_in，中频段射频信号输入端口mb_in，低频段射频信号输入端
口lb_in，数字通讯接口data、clk和vio。
57.射频芯片的第二边和第三边排布有高频段、中频段和低频段射频信号的发射输出端口，具体的，包括：多个高频段射频信号发射输出端口hbi(其中，i＝1～n)，对应于高频段的不同子频段；多个中频段射频信号发射输出端口mbi(其中，i＝1～m)，对应于中频段的不同子频段；多个低频段射频信号发射输出端口lbi(其中，i＝1～p)，对应于低频段的不同子频段。
58.射频芯片的第四边设置有多个射频信号的接收输出端口。
59.另外，射频芯片设有电源端口vbatt和vcc，以及多个接地端口gnd。
60.在一个具体的例子中，参见图1所示，射频芯片设置有2个高频段射频信号发射输出端口hb1和hb2，3个中频段射频信号发射输出端口mb1、mb2和mb3，2个低频段射频信号发射输出端口lb1和lb2，以及2个射频信号接收输出端口hb_rx1和hb_rx2。射频芯片设置有2个vcc电源端口，分别是vcc1和vcc2。在一个例子中，射频信号接收输出端口hb_rx1和hb_rx2为高频段射频信号的接收输出端口，其中，射频信号接收输出端口hb_rx1对应于高频段的第一子频段，射频信号接收输出端口hb_rx2对应于高频段的第二子频段。
61.参见图2所示，第一实施例提供的射频芯片包括第一基板和设置在第一基板上的逻辑控制ic电路u1、射频放大ic电路u2、开关切换ic电路u3。逻辑控制ic电路u1、射频放大ic电路u2、开关切换ic电路u3呈“品”字形紧密排布在第一基板上。本公开中所指的“ic电路(integrated circuit，集成电路)”，是指在单晶片上集成的电路。
62.射频放大ic电路u2包括第二基板和设置在第二基板上的多个射频放大电路，即，在第二基板这个单晶片上设置有多个射频放大电路。每个射频放大电路对应于一个主频段，多个射频放大电路分别对应于不同的主频段，主频段进一步包括多个子频段。在图2所示的实施例中，不同的主频段包括高频段、中频段、低频段，也就是说，射频放大ic电路u2包括高频段射频放大电路、中频段射频放大电路，低频段射频放大电路，分别支持高频段、中频段、低频段的射频信号的放大功能。高频段射频放大电路的输入端与高频段射频信号输入端口hb_in连接，对应的输出端为hb_in’。中频段射频放大电路的输入端与中频段射频信号输入端口mb_in连接，对应的输出端为mb_in’。低频段射频放大电路的输入端与低频段射频信号输入端口lb_in连接，对应的输出端为lb_in’。
63.射频芯片包括多个射频匹配电路，多个射频匹配电路与多个射频放大电路一一对应，射频匹配电路为对应的射频放大电路提供阻抗匹配。在图2所示的实施例中，射频芯片包括3个射频匹配电路，具体的，射频芯片包括高频段射频匹配电路，中频段射频匹配电路，低频段射频匹配电路，分别为高频段射频放大电路、中频段射频放大电路，低频段射频放大电路提供阻抗匹配。射频匹配电路中的部分电路可以集成在射频放大ic电路u2中，部分电路可以设置在射频放大ic电路u2的外部。在图2所示的实施例中，示意性地示出了高频射频匹配电路的部分电路m1，中频射频匹配电路的部分电路m2，以及低频射频匹配电路的部分电路m3。
64.逻辑控制ic电路u1为射频芯片的控制电路，逻辑控制ic电路u1分别与射频放大ic电路u2、开关切换ic电路u3连接，以控制射频放大ic电路u2、开关切换ic电路u3的工作。具体的，逻辑控制ic电路u1通过mipi通信总线(mipi，mobile industry processor interface，移动产业处理器接口)，即通过数字通讯接口端口clk、data、vio端口从通信设
备获取控制命令，来控制射频放大ic电路u2和开关切换ic电路u3的工作。
65.第一实施例中，射频芯片提供多条射频传输通路，分为射频发射通路和射频接收通路两类。射频芯片的控制电路(即逻辑控制ic电路u1)可以控制开关切换ic电路u3实现各条射频传输通路的导通/截止。
66.射频发射通路的传输方向是从射频信号输入端口，经过射频放大ic电路u2、开关切换ic电路u3、最后经由对应子频段的射频信号发射输出端口对外输出。对于射频发射通路，逻辑控制ic电路u1可以控制射频放大ic电路u2选择与射频信号对应的主频段的射频放大电路进行放大，控制开关切换ic电路u3切换至与射频信号对应的子频段的射频信号输出端输出。例如，射频芯片的高频段射频信号输入端口hb_in接收到高频段的射频信号，逻辑控制ic电路u1接收到指令获知到高频段射频信号输入端口hb_in接收到的射频信号属于高频段的第二个子频段，逻辑控制ic电路u1控制射频放大ic电路u2的高频段射频放大电路对射频信号进行放大，再经由开关切换ic电路u3实现对应于高频段第二个子频段的射频信号发射输出端口hb2对外输出。
67.第一实施例中，部分射频信号输入端口复用为射频接收通路的输入端口，将这些端口称之为“复用端口”。以图1所示的射频芯片为例，高频段信号发射输出端口hb1和hb2为复用端口。射频芯片通过复用端口从外部接收射频信号，射频接收通路的传输方向是从复用端口、经过开关切换ic电路u3、最后经由射频信号接收输出端口对外输出。
68.逻辑控制ic电路u1可以根据接收射频信号的复用端口，控制开关切换ic电路u3切换至该复用端口对应的射频信号接收输出端口对外输出。以图1所示的射频芯片为例，一个射频接收通路为从复用端口hb1至射频信号接收输出端口hb_rx1的通路，一个射频接收通路为从复用端口hb2至射频信号接收输出端口hb_rx2的通路；当复用端口hb1接收射频信号时，逻辑控制ic电路u1控制开关切换ic电路u3导通前一个射频接收通路，从而将该射频信号通过射频信号接收输出端口hb_rx1对外输出；当复用端口hb2接收射频信号时，开关切换ic电路u3导通后一个射频接收通路，从而将该射频信号通过射频信号接收输出端口hb_rx2对外输出。
69.第一实施例中，射频芯片在内部形成多条射频传输通路，由控制电路控制开关电路在多条射频传输通路之间进行切换，多条射频传输通路可以复用一些端口，从而实现了一种集成度更高、端口应用更灵活的射频芯片。
70.第一实施例中，将高频段射频信号输入端口hb_in称之为第一射频信号输入端口hb_in，将射频信号接收输出端口hb_rx1称之为第一接收信号输出端口hb_rx1，将射频信号接收输出端口hb_rx2称之为第二接收信号输出端口hb_rx2，将复用端口hb1称之为第一复用端口hb1，将复用端口hb2称之为第二复用端口hb2。
71.第一实施例提供的开关切换ic电路u3包括第三基板和设置在第三基板上的多个开关电路，即，在第三基板这个单晶片上设置有多个开关电路。多个开关电路可以分别对应于不同的主频段，即一个主频段对应于一个开关电路。
72.图3是图1所示的射频芯片的开关切换ic电路的等效示意图。下面参照图3所示，介绍第一实施例提供的开关切换ic电路u3。
73.开关切换ic电路u3包括3个开关电路，具体的，包括开关电路a1、开关电路a2、以及开关电路a3。开关电路a1对应于高频段射频发射通路和射频接收通路，开关电路a2对应于
中频段射频发射通路，开关电路a3对应于低频段射频发射通路。
74.开关电路a1中包括2个单刀双掷开关电路，每个单刀双掷开关电路均包括控制端、活动端、2个固定端。对于其中的第一个单刀双掷开关电路，其第一个固定端和射频放大ic电路u2的高频段射频信号输出端hb_in’连接，第二个固定端和第一接收信号输出端口hb_rx1连接，活动端与第一复用端口hb1连接，从而形成第一射频传输通路和第三射频传输通路。对于其中的第二个单刀双掷开关电路，其第一个固定端和射频放大ic电路u2的高频段射频信号输出端hb_in’连接，第二个固定端和第二接收信号输出端口hb_rx2连接，活动端与第二复用端口hb2连接，从而形成第二射频传输通路和第四射频传输通路。第一射频传输通路是从射频放大ic电路u2的高频段射频信号输出端hb_in’至第一复用端口hb1，第二射频传输通路是从射频放大ic电路u2的高频段射频信号输出端hb_in’至第二复用端口hb2，第三射频传输通路是从第一复用端口hb1至第一接收信号输出端口hb_rx1，第四射频传输通路是从第二复用端口hb2至第二接收信号输出端口hb_rx2，第一射频传输通路和第二射频传输通路为射频发射通路，第三射频传输通路和第四射频传输通路为射频接收通路。逻辑控制ic电路u1的控制信号输出端口ctrl_hb分别与这两个单刀双掷开关电路的控制端连接，以控制这四条射频传输通路的导通/截止。
75.开关电路a2为单刀三掷开关电路，包括控制端、活动端、3个固定端。其中，活动端(即开关电路a2的射频信号输入端)和射频放大ic电路u2的中频段射频信号输出端mb_in’连接，第一个固定端和射频信号输出端口mb1连接，第二个固定端和射频信号输出端口mb2连接、第三个固定端和射频信号输出端口mb3连接，以形成三条射频发射通路，分别是从中频段射频信号输出端mb_in’到射频信号输出端口mb1的射频发射通路，从中频段射频信号输出端mb_in’到射频信号输出端口mb2的射频发射通路，从中频段射频信号输出端mb_in’到射频信号输出端口mb3的射频发射通路。逻辑控制ic电路u1的控制信号输出端口ctrl_mb与开关电路a2的控制端连接，以控制这三条射频发射通路的导通/截止。
76.开关电路a3为单刀双掷开关电路，包括控制端、活动端、2个固定端。其中，活动端(即开关电路a3的射频信号输入端)和射频放大ic电路u2的低频段射频信号输出端lb_in’连接，第一个固定端和射频信号输出端口lb1连接，第二个固定端和射频信号输出端口lb2连接2，以形成二条射频发射通路，分别是从低频段射频信号输出端lb_in’到射频信号输出端口lb1的射频发射通路，从低频段射频信号输出端lb_in’到射频信号输出端口lb2的射频发射通路。逻辑控制ic电路u1的控制信号输出端口ctrl_lb与开关电路a3的控制端连接，以控制这二条射频发射通路的导通/截止。
77.图3中的逻辑控制ic电路u1的控制信号输出端口ctrl_hb，ctrl_mb，ctrl_lb仅为示意性的，开关电路中的控制端也仅仅是示意性的，并不限制端口的数量为一个还是多个。例如，控制信号输出端口ctrl_hb可以是多个，开关电路a1中可以设有多个控制端，多个控制信号输出端口ctrl_hb和开关电路a1的多个控制端一一对应连接，使得开关电路a1在多个控制信号的共同作用下进行工作。
78.开关切换ic电路还包括开关电路s1和开关电路s2。开关电路s1和开关电路s2被配置为当开关电路中a3的任一射频传输通路被导通时，开关电路s1和开关电路s2的开关通路被导通。从图3中可以看出，开关电路s1和开关电路s2的导通/截止状态与开关电路a3的导通/截止状态相关联，即当开关电路a3的任一射频传输通路被导通时，开关电路s1和开关电
路s2也处于导通状态。当开关电路a3完全截止断开时，开关电路s1和开关电路s2也分别处于截止断开的状态。当开关电路a3中的任一射频传输通路被导通时，也就是当射频芯片的低频段射频信号输入端口lb_in接入低频段射频信号时，开关电路s1和开关电路s2的开关通路被导通，将开关电路a2的射频信号输入端和开关电路a1的与射频发射通路相对应的射频信号输入端短接到地，可以有效加强中频段射频信号发射通路和高频段射频信号发射通路对低频段射频发射信号的隔离度。
79.下面举例说明开关切换ic电路u3的工作过程：
80.假设射频芯片从第一复用端hb1接收射频信号，在逻辑控制ic电路u1的控制下，开关切换ic电路u3的逻辑电路生成三路编码控制信号，第二路编码控制信号通过端口ctrl_mb控制开关电路a2不要导通，第三路编码控制信号通过端口ctrl_lb控制开关电路a3不要导通，第一路编码控制信号通过端口ctrl_hb控制开关电路a1导通第三射频传输通路，也就是导通从第一复用端口hb1至第一接收信号输出端口hb_rx1的射频接收通路。
81.假设射频芯片从高频段射频信号输入端口hb_in接入高频段射频发射信号，并且该高频段射频发射信号属于高频段的第二个子频段。在逻辑控制ic电路u1的控制下，开关切换ic电路u3的逻辑电路生成三路编码控制信号，第二路编码控制信号通过端口ctrl_mb控制开关电路a2不要导通，第三路编码控制信号通过端口ctrl_lb控制开关电路a3不要导通，第一路编码控制信号通过端口ctrl_hb控制开关电路a1导通第二射频传输通路，也就是导通从高频段射频信号输出端hb_in’至第二复用端口hb2的射频发射通路。
82.假设射频芯片从中频段射频信号输入端口mb_in接入中频段射频发射信号，并且该中频段射频发射信号属于中频段的第二个子频段。在逻辑控制ic电路u1的控制下，开关切换ic电路u3的逻辑电路生成三路编码控制信号，第一路编码控制信号通过端口ctrl_hb控制开关电路a1不要导通，第三路编码控制信号通过端口ctrl_lb控制开关电路a3不要导通，第二路编码控制信号通过端口ctrl_mb控制开关电路a2导通从中频段射频信号输出端mb_in’到中频段射频信号发射输出端口mb2的通路，中频段射频信号发射输出端口mb2是对应于中频段的第二个子频段的输出端口。
83.假设射频芯片从低频段射频信号输入端口lb_in接入低频段射频发射信号，并且该低频段射频发射信号属于低频段的第二个子频段。在逻辑控制ic电路u1的控制下，开关切换ic电路u3的逻辑电路生成三路编码控制信号，第一路编码控制信号通过端口ctrl_hb控制开关电路a1不要导通，第二路编码控制信号通过端口ctrl_mb控制开关电路a2不要导通，第三路编码控制信号通过端口ctrl_lb控制开关电路a3导通从低频段射频信号输出端lb_in’到低频段射频信号发射输出端口lb2的通路，低频段射频信号发射输出端口lb2是对应于低频段的第二个子频段的输出端口。同时，第三路编码信号控制开关电路s1和开关电路s2导通，将开关电路a2的射频信号输入端和开关电路a1的与射频发射通路相对应的射频信号输入端短接到地。
84.基于前述内容可知，射频芯片中包括控制电路(逻辑控制ic电路u1)、高频段射频放大电路以及该开关电路a1。射频芯片设有第一射频信号输入端口hb_in，第一接收信号输出端口hb_rx1、第二接收信号输出端口hb_rx2、第一复用端口hb1以及第二复用端口hb2。高频段射频放大电路的输入端与第一射频信号输入端口hb_in连接，控制电路控制该开关电路在第一射频传输通路、第二射频传输通路、第三射频传输通路、第四射频传输通路之间进
行切换。
85.第一射频传输通路是从射频放大电路的输出端hb_in’至第一复用端口hb1，为射频发射通路。第二射频传输通路是从射频放大电路的输出端hb_in’至第二复用端口hb2，为射频发射通路。第三射频传输通路是从第一复用端口hb1至第一接收信号输出端口hb_rx1，为射频接收通路。第四射频传输通路是从第二复用端口hb2至第二接收信号输出端口hb_rx2，为射频接收通路。
86.在一个例子中，该开关电路可以被配置为在第三射频传输通路或者第四射频传输通路被选通时，支持第一接收信号输出端口hb_rx1和第二接收信号输出端口hb_rx2在射频芯片的外部被独立使用或者被短接为公共端使用。
87.在一个例子中，该开关电路可以被配置为在第一射频传输通路或者第二射频传输通路被选通时，支持第一复用端口hb1和第二复用端口hb2在射频芯片的外部被独立使用或者被短接为公共端使用。
88.下面参见图4所示，详细说明该开关电路的一个具体实现方式。
89.该开关电路包括第一开关s11、第二开关s21、第三开关s12、第四开关s22、第五开关s31、第六开关s41、第七开关s32、第八开关s42以及逻辑门电路。
90.控制电路的第一控制端口disable、第二控制端口rx_ctrl1、第三控制端口rx_ctrl2、第四控制端口tx_ctrl1、第五控制端口tx_ctrl2分别与逻辑门电路连接。控制电路的第一控制端口disable、第二控制端口rx_ctrl1、第三控制端口rx_ctrl2、第四控制端口tx_ctrl1、第五控制端口tx_ctrl2的状态，可以通过射频芯片的数字通讯接口被外部软件指令配置。
91.逻辑门电路在控制电路的控制下，控制第一开关s11、第二开关s21、第三开关s12、第四开关s22、第五开关s31、第六开关s41、第七开关s32和第八开关s42的导通/截止状态。
92.逻辑门电路在第一控制端口disable为第一状态、且第一开关s11和第二开关s21中任一个导通的情况下，将第三开关s12和第四开关s22限定在截止状态。
93.逻辑门电路在第一控制端口disable为第二状态、且第一开关s11导通的情况下，将第三开关s12限定在截止状态。
94.逻辑门电路在第一控制端口disable为第二状态、在第二开关s21导通的情况下，将第四开关s22限定在截止状态。
95.逻辑门电路在第一控制端口disable为第二状态、且第一开关s11截止的情况下，将第三开关s12限定在导通状态。
96.逻辑门电路在第一控制端口disable为第二状态、在第二开关s21截止的情况下，将第四开关s22限定在导通状态。
97.逻辑门电路在第一开关s11和第二开关s12均截止的情况下，将第三开关s12和第四开关s22限定在导通状态。
98.在一个例子中，逻辑门电路包括第一或非门4、第二或非门3、第三或非门1、第四或非门2、第五或非门5和第六或非门6。
99.第一开关s11连接在第一复用端口hb1和第一接收信号输出端口hb_rx1之间，第一开关s11的控制端和第二控制端口rx_ctrl1连接。
100.第二开关s21连接在第二复用端口hb2和第二接收信号输出端口hb_rx2之间，第二
开关s21的控制端和第三控制端口rx_ctrl2连接。
101.第三开关s12连接在第一接收信号输出端口hb_rx1和地之间。
102.第四开关s22连接在第二接收信号输出端口hb_rx2和地之间。
103.第五开关s31连接在射频放大电路的输出端和第一开关s11之间，第五开关s31的控制端和第四控制端口tx_ctrl1连接。
104.第六开关s41连接在射频放大电路的输出端和第二开关s21之间，第六开关s41的控制端和第五控制端口tx_ctrl2连接。
105.第七开关s32连接在第一复用端口hb1和地之间。
106.第八开关s42连接在第二复用端口hb2和地之间。
107.第一或非门4的第一输入端和第一控制端口disable连接。在一个例子中，参见图4所示，第一控制端口disable经过一个非门与第一或非门4的第一输入端连接。
108.第二或非门3的第一输入端和第二控制端口rx_ctrl1连接，第二或非门3的第二输入端和第三控制端口rx_ctrl2连接，第二或非门3的输出端与第一或非门4的第二输入端连接。
109.第三或非门1的第一输入端和第二控制端口rx_ctrl1连接，第三或非门1的第二输入端与第一或非门4的输出端连接，第三或非门1的输出端与第三开关s12的控制端连接。
110.第四或非门2的第一输入端和第三控制端口rx_ctrl2连接，第四或非门2的第二输入端与第一或非门4的输出端连接，第四或非门2的输出端与第四开关s22的控制端连接。
111.第五或非门5的第一输入端和第二控制端口rx_ctrl1连接，第五或非门5的第二输入端和第四控制端口tx_ctrl1连接，第五或非门5的输出端与第七开关s32的控制端连接；
112.第六或非门6的第一输入端和第三控制端口rx_ctrl2连接，第六或非门6的第二输入端和第五控制端口tx_ctrl2连接，第六或非门6的输出端与第八开关s42的控制端连接。
113.设置第七开关s32的一个目的在于，当第五开关s31截止且第六开关s41导通时，即第一射频传输通路截止同时第二射频传输通路导通时，控制第七开关s32导通使得第一复用端口hb1接地，以提升该开关电路的射频隔离度。
114.设置第八开关s42的一个目的在于，当第六开关s41截止且第五开关s31导通时，即第二射频传输通路截止同时第一射频传输通路导通时，控制第八开关s42导通使得第二复用端口hb2接地，以提升该开关电路的射频隔离度。
115.设置第三开关s12的一个目的在于，当第一开关s11截止且第二开关s21导通时，即第三射频传输通路截止同时第四射频传输通路导通时，控制第三开关s12导通使得第一接收信号输出端口hb_rx1接地，以提升该开关电路的射频隔离度。
116.设置第四开关s22的一个目的在于，当第二开关s21截止且第一开关s11导通时，即第四射频传输通路截止同时第三射频传输通路导通时，控制第四开关s22导通使得第二接收信号输出端口hb_rx2接地，以提升该开关电路射频隔离度。
117.对于图4所示的开关电路，假设对于该开关电路中的各个开关，开关的控制端被配置为高电平(逻辑“1”)时，开关被导通，开关的控制端被配置为低电平(逻辑“0”)时，开关被截止。该开关电路在同一时间只会导通一条射频传输通路，也就是说，第一开关s11、第二开关s21、第五开关s31、第六开关s41在同一时间只能导通一个，第二控制端口rx_ctrl1、第三控制端口rx_ctrl2、第四控制端口tx_ctrl1、第五控制端口tx_ctrl2不会同时为高电平(逻
辑“1”)。第一控制端口disable的第一状态是指第一控制端口disable被配置为高电平(逻辑“1”)的状态，第一控制端口disable的第二状态是指第一控制端口disable被配置为低电平“0”的状态。
118.第二控制端口rx_ctrl1和第三控制端口rx_ctrl2二者同时只能有一个为高电平，对应于第三射频传输通路和第四射频传输通路中的一个通路导通。第二控制端口rx_ctrl1和第三控制端口rx_ctrl2二者可以同时为低电平，对应于第三射频传输通路和第四射频传输通路均不导通的状态。
119.第四控制端口tx_ctrl1和第五控制端口tx_ctrl2二者同时只能有一个为高电平，对应于第一射频传输通路和第二射频传输通路中的一个通路导通。第四控制端口tx_ctrl1和第五控制端口tx_ctrl2二者可以同时为低电平，对应于第一射频传输通路和第二射频传输通路中均不导通的状态。
120.下面参见表1所示，说明第一接收信号输出端口hb_rx1和第二接收信号输出端口hb_rx2所支持的外部使用方式：
[0121][0122]
表1
[0123]
参见表1所示的情况q2，射频芯片通过第一复用端口hb1从射频芯片外部接收射频信号，此时第三射频传输通路导通，第一开关s11导通，第二开关s21截止。由于第一控制端口disable为低电平，第三开关s12截止，第四开关s22导通，第二接收信号输出端口hb_rx2被短接到地。在这种情况下，如果在射频芯片的外部将第一接收信号输出端口hb_rx1和第二接收信号输出端口hb_rx2短接，则第一接收信号输出端口hb_rx1也会被短接到地，导致第三射频传输通路无法正常工作，也就是说，这种情况不支持第一接收信号输出端口hb_rx1和第二接收信号输出端口hb_rx2短接为公共端使用，只支持第一接收信号输出端口hb_rx1和第二接收信号输出端口hb_rx2各自独立使用，也就是图5(a)所示的应用方式。
[0124]
参见表1所示的情况q5，射频芯片通过第一复用端口hb1从射频芯片外部接收射频信号，此时第三射频传输通路导通，第一开关s11导通，第二开关s21截止。由于第一控制端口disable为高电平，第三开关s12和第四开关s22均截止，可以支持在射频芯片的外部将持第一接收信号输出端口hb_rx1和第二接收信号输出端口hb_rx2短接为公共端使用，也就是图5(b)所示的应用方式。情况q5也可以适用于第一接收信号输出端口hb_rx1和第二接收信号输出端口hb_rx2在外部各自独立使用。
[0125]
射频芯片通过第二复用端口hb2从射频芯片外部接收射频信号时，第四射频传输
通路导通，如果第一控制端口disable为低电平，对应于表1所示的情况q3，如果第一控制端口disable为高电平，对应于表1所示的情况q6。情况q3和情况q2同理，只支持第一接收信号输出端口hb_rx1和第二接收信号输出端口hb_rx2各自独立使用。情况q6和情况q5同理，支持在射频芯片的外部将第一接收信号输出端口hb_rx1和第二接收信号输出端口hb_rx2短接为公共端使用，也支持支持第一接收信号输出端口hb_rx1和第二接收信号输出端口hb_rx2各自独立使用。
[0126]
参见表1所示的情况q1和情况q4，当第三射频传输通路和第四射频传输通路均不导通，第一开关s11和第二开关s21均截止时，无论第一控制端口disable为低电平还是高电平，第三开关s12和第四开关s22均为导通，确保第一接收信号输出端口hb_rx1和第二接收信号输出端口hb_rx2接地，维持射频隔离度不变。
[0127]
图5(a)和图5(b)为图1所示的射频芯片的射频接收通路的接收信号输出端口的应用实施例。
[0128]
参见图5(a)所示，在该射频芯片的外部，第一接收信号输出端口hb_rx1和第二接收信号输出端口hb_rx2各自独立使用，第一接收信号输出端口hb_rx1连接第一射频器件，第二接收信号输出端口hb_rx2连接第二射频器件。第一射频器件譬如为低噪声放大器11，第二射频器件譬如为低噪声放大器22，低噪声放大器11和低噪声放大器22可以为不同规格的低噪声放大器。
[0129]
参见图5(b)所示，第一接收信号输出端口hb_rx1和第二接收信号输出端口hb_rx2在射频芯片的外部被短接为公共输出端，该公共输出端与第三射频器件连接，即第三射频传输通路和第四射频传输通路可以共用同一组射频器件。第三射频器件譬如为低噪声放大器33。
[0130]
也就是说，本公开实施例实现了在不增加额外射频端口、同时不影响射频接收信号输出端口隔离度的情况下，让用户可以根据实际应用需求，通过软件指令灵活配置射频芯片的内部电路的工作状态，使得多条射频接收通路的接收信号输出端口既可以分别独立使用，也可以合并成为一个公共输出端口使用，有利于射频芯片的高集成度和小型化。
[0131]
同样地，通过对逻辑门电路进行进一步设计，可以在不增加额外射频端口、同时不影响射频接收信号输出端口隔离度的情况下，让用户可以根据实际应用需求，通过软件指令灵活配置射频芯片的内部电路的工作状态，使得多条射频发射通路的射频信号发射输出端口既可以分别独立使用，也可以合并成为一个公共输出端口使用，同样有利于射频芯片的高集成度和小型化。
[0132]
本公开实施例的射频芯片在内部形成多条射频传输通路，包括射频发射通路和射频接收通路，由控制电路控制开关电路在多条射频传输通路之间进行切换，得射频发射通路和射频接收通路可以复用一些端口，从而实现了一种集成度更高、端口应用更灵活的射频芯片。
[0133]
本公开实施例提供了一种电路结构，包括前述任一实施例所示的射频芯片，还包括第一射频器件和第二射频器件；第一射频器件与第一接收信号输出端口连接，第二射频器件与第二接收信号输出端口连接。
[0134]
本公开实施例提供了一种电路结构，包括前述任一实施例所示的射频芯片，还包括第三射频器件；射频芯片的第一接收信号输出端口和第二接收信号输出端口短接后，与
第三射频器件连接。
[0135]
本公开实施例提供了一种电路结构，包括前述任一实施例所示的射频芯片，还包括第四射频器件；射频芯片的第一复用端口和第二复用端口短接后，与第四射频器件连接。
[0136]
本公开实施例提供了一种电路结构，包括前述任一实施例所示的射频芯片，还包括第五射频器件和第六射频器件；第五射频器件与第一复用端口连接，第六射频器件与第二复用端口连接。
[0137]
本公开实施例提供的电路结构可以安装在通信设备中，以使得通信设备可以实现射频通信功能。
[0138]
<第二实施例>
[0139]
下面参见图6所示，说明本公开第二实施例提供的射频芯片。
[0140]
首先，参见图6所示说明本公开第二实施例提供的射频芯片的封装结构。射频芯片为矩形，包括四条边，其中第一边和第二边相对设置，第三边和第四边相对设置。
[0141]
射频芯片的第一边设置有射频信号输入端口和数字通讯接口端口，具体的，包括高频段射频信号输入端口hb_in，中频段射频信号输入端口mb_in，低频段射频信号输入端口lb_in，数字通讯接口data、clk和vio。
[0142]
射频芯片的第二边和第三边排布有高频段、中频段和低频段射频信号的发射输出端口，具体的，包括：多个高频段射频信号发射输出端口hbi(其中，i＝1～n)，对应于高频段的不同子频段；多个中频段射频信号发射输出端口mbi(其中，i＝1～m)，对应于中频段的不同子频段；多个低频段射频信号发射输出端口lbi(其中，i＝1～p)，对应于低频段的不同子频段。
[0143]
射频芯片的第四边设置有多个射频信号的接收输出端口。射频芯片还设有多个射频信号的接收输入端口。射频信号接收输入端口和射频信号接收输出端口形成射频接收通路。也就是说，和第一实施例不同，第二实施例中不复用射频发射通路的发射输出端口作为射频接收通路的输入端口。
[0144]
另外，射频芯片设有电源端口vbatt和vcc，以及多个接地端口gnd。
[0145]
在一个具体的例子中，参见图6所示，射频芯片设置有2个高频段射频信号发射输出端口hb1和hb2，3个中频段射频信号发射输出端口mb1、mb2和mb3，2个低频段射频信号发射输出端口lb1和lb2，以及2个射频信号接收输入端口hb_rx1’和hb_tx2，2个射频信号接收输出端口hb_rx1和hb_rx2。射频芯片设置有2个vcc电源端口，分别是vcc1和vcc2。
[0146]
本公开第二实施例提供的射频芯片的内部电路结构和第一实施例类似，同样包括第一基板和设置在第一基板上的逻辑控制ic电路、射频放大ic电路、开关切换ic电路以及射频匹配电路。逻辑控制ic电路为射频芯片的控制电路，逻辑控制ic电路分别与射频放大ic电路、开关切换ic电路连接，以控制射频放大ic电路、开关切换ic电路的工作。第二实施例的射频芯片的内部电路的结构和第一实施例相似，相同的部分不再重复说明，只对不同之处进行说明。
[0147]
本公开实施例中，射频芯片提供多条射频传输通路，分为射频发射通路和射频接收通路两类。射频芯片的控制电路(即逻辑控制ic电路)可以控制开关切换ic电路实现各条射频传输通路的导通/截止。
[0148]
射频发射通路的传输方向是从射频信号输入端口，经过射频放大ic电路、开关切
换ic电路、最后经由对应子频段的射频信号发射输出端口对外输出。对于射频发射通路，逻辑控制ic电路可以控制射频放大ic电路选择与射频信号对应的主频段的射频放大电路进行放大，控制开关切换ic电路切换至与射频信号对应的子频段的射频信号输出端输出。例如，射频芯片的高频段射频信号输入端口hb_in接收到高频段的射频信号，逻辑控制ic电路接收到指令获知到高频段射频信号输入端口hb_in接收到的射频信号属于高频段的第二个子频段，逻辑控制ic电路控制射频放大ic电路的高频段射频放大电路对射频信号进行放大，再经由开关切换ic电路实现对应于高频段第二个子频段的射频信号发射输出端口hb2对外输出。
[0149]
射频接收通路的传输方向是从射频信号接收输入端口，经过开关切换ic电路、经由对应的射频信号接收输出端口对外输出。
[0150]
本公开实施例中，将高频段射频信号输入端口hb_in称之为第一射频信号输入端口hb_in，将射频信号接收输入端口hb_rx1’称之为第一接收信号输入端口hb_rx1’，将射频信号接收输入端口hb_rx2’称之为第二接收信号输入端口hb_rx2’，将射频信号接收输出端口hb_rx1称之为第一接收信号输出端口hb_rx1，将射频信号接收输出端口hb_rx2称之为第二接收信号输出端口hb_rx2。
[0151]
本公开实施例提供的开关切换ic电路包括第三基板和设置在第三基板上的第一～第四开关电路。
[0152]
图7是图6所示的射频芯片的第二～第四开关电路的等效示意图。
[0153]
第二开关电路b1对应于高频段射频发射通路，第三开关电路b2对应于中频段射频发射通路，第四开关电路b3对应于低频段射频发射通路。
[0154]
第二开关电路b1为单刀双掷开关电路，包括控制端、活动端、2个固定端。其中，活动端(即第二开关电路b1的射频信号输入端)和射频放大ic电路的高频段射频信号输出端hb_in’连接，第一个固定端和射频信号输出端口hb1连接，第二个固定端和射频信号输出端口hb2连接，以形成二条射频发射通路，分别是从高频段射频信号输出端hb_in’到射频信号输出端口hb1的射频发射通路，从高频段射频信号输出端lb_in’到射频信号输出端口hb2的射频发射通路。逻辑控制ic电路的控制信号输出端口ctrl_hb与第二开关电路b1的控制端连接，以控制这二条射频发射通路的导通/截止。
[0155]
第三开关电路b2为单刀三掷开关电路，包括控制端、活动端、3个固定端。其中，活动端(即第三开关电路b2的射频信号输入端)和射频放大ic电路的中频段射频信号输出端mb_in’连接，第一个固定端和射频信号输出端口mb1连接，第二个固定端和射频信号输出端口mb2连接、第三个固定端和射频信号输出端口mb3连接，以形成三条射频发射通路，分别是从中频段射频信号输出端mb_in’到射频信号输出端口mb1的射频发射通路，从中频段射频信号输出端mb_in’到射频信号输出端口mb2的射频发射通路，从中频段射频信号输出端mb_in’到射频信号输出端口mb3的射频发射通路。逻辑控制ic电路的控制信号输出端口ctrl_mb与第三开关电路b2的控制端连接，以控制这三条射频发射通路的导通/截止。
[0156]
第四开关电路b3为单刀双掷开关电路，包括控制端、活动端、2个固定端。其中，活动端(即第四开关电路b3的射频信号输入端)和射频放大ic电路的低频段射频信号输出端lb_in’连接，第一个固定端和射频信号输出端口lb1连接，第二个固定端和射频信号输出端口lb2连接2，以形成二条射频发射通路，分别是从低频段射频信号输出端lb_in’到射频信
至第二接收信号输出端口hb_rx2。控制电路通过控制第一开关电路，以控制第一射频接收通路和第二射频接收通路的导通/截止。
[0162]
第一开关电路包括第一开关s11、第二开关s21、第三开关s12、第四开关s22以及逻辑门电路。
[0163]
控制电路的第一控制端口disable、第二控制端口rx_ctrl1、第三控制端口rx_ctrl2分别与逻辑门电路连接。控制电路的第一控制端口disable、第二控制端口rx_ctrl1、第三控制端口rx_ctrl2的状态，可以通过射频芯片的数字通讯接口被外部软件指令配置。
[0164]
逻辑门电路用于在控制电路的控制下，控制第一开关s11、第二开关s21、第三开关s12、第四开关s22的导通/截止状态。
[0165]
逻辑门电路在第一控制端口disable为第一状态、且第一开关s11和第二开关s21中任一个导通的情况下，将第三开关s12和第四开关s22限定在截止状态。
[0166]
逻辑门电路在第一控制端口disable为第二状态、且第一开关s11导通的情况下，将第三开关s12限定在截止状态。
[0167]
逻辑门电路在第一控制端口disable为第二状态、在第二开关s21导通的情况下，将第四开关s22限定在截止状态。
[0168]
逻辑门电路在第一控制端口disable为第二状态、且第一开关s11截止的情况下，将第三开关s12限定在导通状态。
[0169]
逻辑门电路在第一控制端口disable为第二状态、在第二开关s21截止的情况下，将第四开关s22限定在导通状态。
[0170]
逻辑门电路在第一开关s11和第二开关s12均截止的情况下，将第三开关s12和第四开关s22限定在导通状态。
[0171]
在一个例子中，逻辑门电路包括第一或非门4、第二或非门3、第三或非门1、第四或非门2。
[0172]
第一开关s11连接在第一接收信号输入端口hb_rx1’和第一接收信号输出端口hb_rx1之间，第一开关s11的控制端和第二控制端口rx_ctrl1连接。
[0173]
第二开关s21连接在第二接收信号输入端口hb_rx2’和第二接收信号输出端口hb_rx2之间，第二开关s21的控制端和第三控制端口rx_ctrl2连接。
[0174]
第三开关s12连接在第一接收信号输出端口hb_rx1和地之间，第四开关s22连接在第二接收信号输出端口hb_rx2和地之间。
[0175]
第一或非门4的第一输入端和第一控制端口disable连接。
[0176]
第二或非门3的第一输入端和第二控制端口rx_ctrl1连接，第二或非门3的第二输入端和第三控制端口rx_ctrl2连接，第二或非门3的输出端与第一或非门4的第二输入端连接。
[0177]
第三或非门1的第一输入端和第二控制端口rx_ctrl1连接，第三或非门1的第二输入端与第一或非门4的输出端连接，第三或非门1的输出端与第三开关s12的控制端连接。
[0178]
第四或非门2的第一输入端和第三控制端口rx_ctrl2连接，第四或非门2的第二输入端与第一或非门4的输出端连接，第四或非门2的输出端与第四开关s22的控制端连接。
[0179]
基于和第一实施例类似的开关电路的设计，通过软件指令灵活配置第二实施例的射频芯片的内部电路的工作状态，支持第一接收信号输出端口hb_rx1和第二接收信号输出
端口hb_rx2各自独立使用，或者合并成为一个公共输出端口使用。
[0180]
也就是说，本公开实施例实现了在不增加额外射频端口、同时不影响射频接收信号输出端口隔离度的情况下，让用户可以根据实际应用需求，通过软件指令灵活配置射频芯片的内部电路的工作状态，使得多条射频接收通路的接收信号输出端口既可以分别独立使用，也可以合并成为一个公共输出端口使用，有利于射频芯片的高集成度和小型化。
[0181]
本公开实施例提供了一种电路结构，包括前述任一实施例所示的射频芯片，还包括第一射频器件和第二射频器件；第一射频器件与第一接收信号输出端口连接，第二射频器件与第二接收信号输出端口连接。
[0182]
本公开实施例提供了一种电路结构，包括前述任一实施例所示的射频芯片，还包括第三射频器件；射频芯片的第一接收信号输出端口和第二接收信号输出端口短接后，与第三射频器件连接。
[0183]
本公开实施例提供的电路结构可以安装在通信设备中，以使得通信设备可以实现射频通信功能。
[0184]
本公开实施例提供的电路结构可以安装在通信设备中，以使得通信设备可以实现射频通信功能。
[0185]
本实用新型实施例中提到的射频芯片，可以包括硬件电路和软件程序。本实用新型实施例中提到的射频芯片，各项逻辑控制功能可以由相关逻辑电路中的指令实现，指令如何实现具体的功能是本领域公知技术，这里不再过多论述。本实用新型实施例中提到的射频芯片，可以采用软件程序指令实现其功能，指令如何实现具体的功能是本领域公知技术，这里不再过多论述。本实用新型实施例中提到的逻辑控制ic电路可以采用处理器实现，例如采用中央处理器cpu、微处理器mcu实现。
[0186]
本实用新型实施例中提到的逻辑控制ic电路、射频放大ic电路、开关切换ic电路，可以包括硬件电路和软件程序。本实用新型实施例中提到的逻辑控制ic电路、射频放大ic电路、开关切换ic电路，各项逻辑控制功能可以由相关逻辑电路中的指令实现，指令如何实现具体的功能是本领域公知技术，这里不再过多论述。本实用新型实施例中提到的逻辑控制ic电路、射频放大ic电路、开关切换ic电路，可以采用软件程序指令实现其功能，指令如何实现具体的功能是本领域公知技术，这里不再过多论述。
[0187]
本实用新型实施例中提到的射频芯片、逻辑控制ic电路、射频放大ic电路、开关切换ic电路，可以包括计算机可读介质，其上存储有计算机程序，当计算机程序被执行时实现响应的功能。计算机可读存储介质可以是可以保持和存储由指令执行设备使用的指令的有形设备。计算机可读存储介质例如可以是――但不限于――随机存取存储器(ram)、只读存储器(rom)、可擦式可编程只读存储器(eprom或闪存)、静态随机存取存储器(sram)。
[0188]
本实用新型可以包括设备、方法和/或计算机程序产品。计算机程序产品可以包括计算机可读存储介质，其上载有用于使处理器实现本实用新型的各个方面的计算机可读程序指令。本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可。在一些情况下，实施例中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。计算机可读存储介质可以是可以保持和存储由指令执行设备使用的指令的有形设备。
[0189]
用于执行本实用新型操作的计算机程序指令可以是汇编指令、指令集架构(isa)
指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、或者以一种或多种编程语言的任意组合编写的源代码或目标代码，所述编程语言包括面向对象的编程语言—诸如smalltalk、c 等，以及常规的过程式编程语言—诸如“c”语言或类似的编程语言。计算机可读程序指令可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络—包括局域网(lan)或广域网(wan)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。在一些实施例中，通过利用计算机可读程序指令的状态信息来个性化定制电子电路，例如可编程逻辑电路、现场可编程门阵列(fpga)或可编程逻辑阵列(pla)，该电子电路可以执行计算机可读程序指令，从而实现本实用新型的各个方面。
[0190]
以上已经描述了本实用新型的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中技术的改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。本实用新型的范围由所附权利要求来限定。