射频芯片和电路结构的制作方法

技术特征：
1.一种射频芯片，其特征在于，所述射频芯片设有：与预设频段对应的第一射频信号输入端口(hb_in)，与所述预设频段的第一子频段对应的第一复用端口(hb1)、与所述预设频段的第二子频段对应的第二复用端口(hb2)、第一接收信号输出端口(hb_rx1)、第二接收信号输出端口(hb_rx2)；所述射频芯片中包括控制电路、射频放大电路以及开关电路；所述开关电路包括第一开关(s11)、第二开关(s21)、第三开关(s12)、第四开关(s22)、第五开关(s31)、第六开关(s41)以及逻辑门电路；所述射频放大电路的输入端与第一射频信号输入端口(hb_in)连接；所述第一开关(s11)连接在第一复用端口(hb1)和第一接收信号输出端口(hb_rx1)之间，所述第五开关(s31)连接在所述射频放大电路的输出端(hb_in’)和所述第一开关(s11)之间；所述第二开关(s21)连接在第二复用端口(hb2)和第二接收信号输出端口(hb_rx2)之间，所述第六开关(s41)连接在所述射频放大电路的输出端(hb_in’)和所述第二开关(s21)之间；所述第三开关(s12)连接在第一接收信号输出端口(hb_rx1)和地之间，所述第四开关(s22)连接在第二接收信号输出端口(hb_rx2)和地之间；所述逻辑门电路用于在所述控制电路的控制下，控制第一开关(s11)、第二开关(s21)、第三开关(s12)、第四开关(s22)、第五开关(s31)、第六开关(s41)的导通/截止状态。2.根据权利要求1所述的射频芯片，其特征在于，所述控制电路的第一控制端口(disable)、第二控制端口(rx_ctrl1)、第三控制端口(rx_ctrl2)、第四控制端口(tx_ctrl1)、第五控制端口(tx_ctrl2)分别与所述逻辑门电路连接；所述第一开关(s11)的控制端和第二控制端口(rx_ctrl1)连接，所述第二开关(s21)的控制端和第三控制端口(rx_ctrl2)连接；所述第五开关(s31)的控制端和第四控制端口(tx_ctrl1)连接，所述第六开关(s41)的控制端和第五控制端口(tx_ctrl2)连接；所述逻辑门电路用于在第一控制端口(disable)为第一状态、且所述第一开关(s11)和所述第二开关(s21)中任一个导通的情况下，将第三开关(s12)和第四开关(s22)限定在截止状态；所述逻辑门电路还用于在第一控制端口(disable)为第二状态、且所述第一开关(s11)导通的情况下，将第三开关(s12)限定在截止状态；所述逻辑门电路还用于在第一控制端口(disable)为第二状态、在所述第二开关(s21)导通的情况下，将第四开关(s22)限定在截止状态。3.根据权利要求2所述的射频芯片，其特征在于，所述逻辑门电路还用于在第一控制端口(disable)为第二状态、且所述第一开关(s11)截止的情况下，将第三开关(s12)限定在导通状态；所述逻辑门电路还用于在第一控制端口(disable)为第二状态、在所述第二开关(s21)截止的情况下，将第四开关(s22)限定在导通状态；所述逻辑门电路还用于在所述第一开关(s11)和所述第二开关(s21)均截止的情况下，将第三开关(s12)和第四开关(s22)限定在导通状态。
4.根据权利要求2或3所述的射频芯片，其特征在于，所述逻辑门电路包括第一或非门(4)、第二或非门(3)、第三或非门(1)、第四或非门(2)；所述第一或非门(4)的第一输入端和第一控制端口(disable)连接；所述第二或非门(3)的第一输入端和第二控制端口(rx_ctrl1)连接，所述第二或非门(3)的第二输入端和第三控制端口(rx_ctrl2)连接，所述第二或非门(3)的输出端与第一或非门(4)的第二输入端连接；所述第三或非门(1)的第一输入端和第二控制端口(rx_ctrl1)连接，所述第三或非门(1)的第二输入端与第一或非门(4)的输出端连接，所述第三或非门(1)的输出端与第三开关(s12)的控制端连接；所述第四或非门(2)的第一输入端和第三控制端口(rx_ctrl2)连接，所述第四或非门(2)的第二输入端与第一或非门(4)的输出端连接，所述第四或非门(2)的输出端与第四开关(s22)的控制端连接。5.根据权利要求2
‑
4任一项所述的射频芯片，其特征在于，所述开关电路还包括第七开关(s32)和第八开关(s42)；所述逻辑门电路还包括第五或非门(5)和第六或非门(6)；所述第七开关(s32)连接在第一复用端口(hb1)和地之间，第八开关(s42)连接在第二复用端口(hb2)和地之间；所述第五或非门(5)的第一输入端和第二控制端口(rx_ctrl1)连接，所述第五或非门(5)的第二输入端和第四控制端口(tx_ctrl1)连接，所述第五或非门(5)的输出端与第七开关(s32)的控制端连接；所述第六或非门(6)的第一输入端和第三控制端口(rx_ctrl2)连接，所述第六或非门(6)的第二输入端和第五控制端口(tx_ctrl2)连接，所述第六或非门(6)的输出端与第八开关(s42)的控制端连接。6.一种射频芯片，其特征在于，所述射频芯片设有：第一接收信号输入端口(hb_rx1’)、第二接收信号输入端口(hb_rx2’)、第一接收信号输出端口(hb_rx1)、第二接收信号输出端口(hb_rx2)；所述射频芯片中包括控制电路和第一开关电路；所述第一开关电路包括第一开关(s11)、第二开关(s21)、第三开关(s12)、第四开关(s22)以及逻辑门电路；所述第一开关(s11)连接在第一接收信号输入端口(hb_rx1’)和第一接收信号输出端口(hb_rx1)之间，所述第二开关(s21)连接在第二接收信号输入端口(hb_rx2’)和第二接收信号输出端口(hb_rx2)之间；所述第三开关(s12)连接在第一接收信号输出端口(hb_rx1)和地之间，所述第四开关(s22)连接在第二接收信号输出端口(hb_rx2)和地之间；所述逻辑门电路用于在所述控制电路的控制下，控制第一开关(s11)、第二开关(s21)、第三开关(s12)、第四开关(s22)的导通/截止状态。7.根据权利要求6所述的射频芯片，其特征在于，所述控制电路的第一控制端口(disable)、第二控制端口(rx_ctrl1)、第三控制端口(rx_ctrl2)分别与所述逻辑门电路连接；所述第一开关(s11)的控制端和第二控制端口(rx_ctrl1)连接，所述第二开关(s21)的
控制端和第三控制端口(rx_ctrl2)连接；所述逻辑门电路用于在第一控制端口(disable)为第一状态、且所述第一开关(s11)和所述第二开关(s21)中任一个导通的情况下，将第三开关(s12)和第四开关(s22)限定在截止状态；所述逻辑门电路还用于在第一控制端口(disable)为第二状态、且所述第一开关(s11)导通的情况下，将第三开关(s12)限定在截止状态；所述逻辑门电路还用于在第一控制端口(disable)为第二状态、在所述第二开关(s21)导通的情况下，将第四开关(s22)限定在截止状态。8.根据权利要求7所述的射频芯片，其特征在于，所述逻辑门电路还用于在第一控制端口(disable)为第二状态、且所述第一开关(s11)截止的情况下，将第三开关(s12)限定在导通状态；所述逻辑门电路还用于在第一控制端口(disable)为第二状态、在所述第二开关(s21)截止的情况下，将第四开关(s22)限定在导通状态；所述逻辑门电路还用于在所述第一开关(s11)和所述第二开关(s21)均截止的情况下，将第三开关(s12)和第四开关(s22)限定在导通状态。9.根据权利要求7或8所述的射频芯片，其特征在于，所述逻辑门电路包括第一或非门(4)、第二或非门(3)、第三或非门(1)、第四或非门(2)；所述第一或非门(4)的第一输入端和第一控制端口(disable)连接；所述第二或非门(3)的第一输入端和第二控制端口(rx_ctrl1)连接，所述第二或非门(3)的第二输入端和第三控制端口(rx_ctrl2)连接，所述第二或非门(3)的输出端与第一或非门(4)的第二输入端连接；所述第三或非门(1)的第一输入端和第二控制端口(rx_ctrl1)连接，所述第三或非门(1)的第二输入端与第一或非门(4)的输出端连接，所述第三或非门(1)的输出端与第三开关(s12)的控制端连接；所述第四或非门(2)的第一输入端和第三控制端口(rx_ctrl2)连接，所述第四或非门(2)的第二输入端与第一或非门(4)的输出端连接，所述第四或非门(2)的输出端与第四开关(s22)的控制端连接。10.根据权利要求6
‑
9任一项所述的射频芯片，其特征在于，所述射频芯片还设有：与预设频段对应的第一射频信号输入端口(hb_in)，与所述预设频段的多个子频段一一对应的多个射频信号输出端；所述射频芯片中还包括射频放大电路和第二开关电路；所述射频放大电路的输入端与第一射频信号输入端口(hb_in)连接，所述射频放大电路的输出端(hb_in’)与所述第二开关电路的输入端连接；所述第二开关电路的多个输出端与多个所述射频信号输出端一一对应连接；所述控制电路还用于控制所述第二开关电路的工作。11.一种电路结构，其特征在于，包括权利要求1
‑
8任一项所述的射频芯片，还包括第一射频器件和第二射频器件；所述第一射频器件与所述第一接收信号输出端口(hb_rx1)连接，所述第二射频器件与所述第二接收信号输出端口(hb_rx2)连接。
12.一种电路结构，其特征在于，包括权利要求1
‑
8任一项所述的射频芯片，还包括第三射频器件；所述射频芯片的第一接收信号输出端口(hb_rx1)和第二接收信号输出端口(hb_rx2)短接后，与所述第三射频器件连接。13.一种电路结构，其特征在于，包括权利要求4所述的射频芯片，还包括第四射频器件；所述射频芯片的第一复用端口(hb1)和第二复用端口(hb2)短接后，与所述第四射频器件连接。

技术总结
本公开提供了射频芯片和电路结构。该射频芯片设有：第一接收信号输入端口、第二接收信号输入端口、第一接收信号输出端口、第二接收信号输出端口；射频芯片中包括控制电路和第一开关电路；第一开关电路包括第一开关、第二开关、第三开关、第四开关以及逻辑门电路；第一开关连接在第一接收信号输入端口和第一接收信号输出端口之间，第二开关连接在第二接收信号输入端口和第二接收信号输出端口之间；第三开关连接在第一接收信号输出端口和地之间，第四开关连接在第二接收信号输出端口和地之间；逻辑门电路用于在控制电路的控制下，控制第一开关、第二开关、第三开关、第四开关的导通/截止状态。状态。状态。


技术研发人员：王小保 赵卫军
受保护的技术使用者：上海猎芯半导体科技有限公司
技术研发日：2021.04.30
技术公布日：2021/11/17