半导体结构的制作方法及半导体结构与流程

本申请涉及半导体技术领域，尤其涉及一种半导体结构的制作方法及半导体结构。

背景技术

随着半导体技术的发展，芯片上的半导体结构的集成度不断提高，各半导体结构之间的间距不断缩小，进而使得半导体结构中相邻的导电器件(例如位线)的间距也不断缩小，导致相邻的导电器件之间的寄生电容值越来越大。随着寄生电容值的增大，相邻的导电器件之间的电容耦合上升，进而导致芯片上的电信号的延迟(电容电阻延迟)，不仅影响芯片的工作频率，还会影响芯片的可靠性。

相关技术中，通过在导电器件之间设置空气隙，利用空气的介电常数低以降低导电器件之间的寄生电容值。然而，封闭空气隙开口时，封口材料易掉落至空气隙内，导致空气隙降低寄生电容值的效果下降，半导体结构的寄生电容值较高。

技术实现要素：

鉴于上述问题，本申请实施例提供一种半导体结构的制作方法及半导体结构，用于降低半导体结构的寄生电容值。

本申请实施例的第一方面提供一种半导体结构的制作方法，所述半导体结构包括位线，以及位于所述位线至少一侧的空气隙，所述空气隙的侧壁的材质包括含硅化合物，所述半导体结构的制作方法包括：

对所述空气隙的侧壁渗碳处理，所述空气隙的内侧面形成含碳层；

对所述含碳层靠近所述空气隙的开口的区域进行氧化处理，生成的氧化物封堵在所述空气隙的开口。

本申请实施例提供的半导体结构的制作方法至少具有如下优点：

本申请实施例提供的半导体结构的制作方法中，通过在空气隙的内侧面形成含碳层，且对含碳层靠近空气隙开口的区域进行氧化处理，空气隙的侧壁生长氧化物而对空气隙自封口，减少了氧化物掉落到空气隙内的概率，从而保证空气隙对寄生电容值的降低效果，以降低半导体结构的寄生电容值。

如上所述的半导体结构的制作方法，所述渗碳处理时的第一温度为70℃-200℃，第一压力为10mTorr-500mTorr，第一射频功率为1000W-10000W，第一偏压为50W-500W。

如上所述的半导体结构的制作方法，对所述空气隙的侧壁渗碳处理时，利用第一等离子体与所述空气隙的侧壁进行反应，所述第一等离子体包括甲烷、乙烯或者乙炔中的一种或者多种。

如上所述的半导体结构的制作方法，所述第一等离子体为甲烷，所述甲烷的流量为10sccm-500sccm。

如上所述的半导体结构的制作方法，所述空气隙的侧壁的材质为氮化硅，所述含碳层的材质为氮碳化硅。

如上所述的半导体结构的制作方法，所述第一等离子体以氮气或者氩气为载体，所述氮气或者氩气的流量为10sccm-500sccm。

如上所述的半导体结构的制作方法，所述氧化处理时的第二温度为10℃-80℃，第二压力为1000mTorr-20000mTorr，第二射频功率为1000W-10000W，第二偏压为0W-50W。

如上所述的半导体结构的制作方法，对所述含碳层靠近所述空气隙的开口的区域进行氧化处理时，利用第二等离子体与所述含碳层靠近所述空气隙的开口的区域进行反应；所述第二等离子体包括氧化气体和辅助气体，所述氧化气体包括一氧化碳或者二氧化碳中的一种或者多种，所述辅助气体包括硅烷或者乙硅烷中的一种或者多种。

如上所述的半导体结构的制作方法，所述氧化气体的流量为500sccm-5000sccm；所述辅助气体为硅烷，所述硅烷的流量为500sccm-5000sccm。

如上所述的半导体结构的制作方法，所述第二等离子体以氮气或者氩气为载体，所述氮气或者氩气的流量为10sccm-500sccm。

如上所述的半导体结构的制作方法，所述含碳层的材质为氮碳化硅，所述氧化物的材质包括氧化硅、碳氧化硅或者碳氮氧化硅中的一种或者多种。

如上所述的半导体结构的制作方法，所述空气隙的宽度小于或者等于5nm，且大于等于或者等于1nm，所述含碳层的厚度小于1.5nm。

如上所述的半导体结构的制作方法，对所述空气隙的侧壁渗碳处理，所述空气隙的内侧面形成含碳层的步骤之前，还包括：在衬底上形成多条间隔设置的位线，以及覆盖所述位线的第一绝缘层，位于相邻的所述位线之间的所述第一绝缘层围合成容纳槽；在所述容纳槽的侧壁上形成牺牲层，以及覆盖所述牺牲层的第二绝缘层；去除位于所述牺牲层背离所述衬底的表面的所述第二绝缘层，以暴露所述牺牲层；去除所述牺牲层，以形成所述空气隙，所述第一绝缘层和所述第二绝缘层形成所述空气隙的侧壁。

本申请实施例的第二方面提供一种半导体结构，其包括位线，以及设置在所述位线至少一侧的空气隙；所述空气隙的内侧面形成有含碳层，所述含碳层靠近所述空气隙的开口的区域形成有氧化物，所述氧化物将所述空气隙的开口封堵。

本申请实施例提供的半导体结构至少具有如下优点：

本申请实施例提供的半导体结构中，空气隙的内侧面形成含碳层，且含碳层形成有氧化物而对空气隙自封口，减少了氧化物掉落到空气隙内的概率，从而保证空气隙对寄生电容值的降低效果，以降低半导体结构的寄生电容值。

如上所述的半导体结构，所述含碳层的材质包括氮碳化硅，所述氧化物的材质包括氧化硅、碳氧化硅或者氮碳氧化硅中的一种或者多种。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为相关技术中的半导体结构的结构示意图；

图2为相关技术中的暴露牺牲层后的结构示意图；

图3为相关技术中的形成空气隙后的结构示意图；

图4为相关技术中的形成支撑层后的结构示意图；

图5为本申请实施例中的形成空气隙的流程图；

图6为本申请实施例中的部分结构示意图；

图7为本申请实施例中的形成空气隙后的结构示意图；

图8为本申请实施例中的半导体结构的制作方法的流程图；

图9为本申请实施例中的初步形成含碳层的结构示意图；

图10为本申请实施例中的形成含碳层后的结构示意图；

图11为本申请实施例中的初步形成氧化物的结构示意图；

图12为本申请实施例中的氧化物将空气隙封堵的结构示意图。

附图标记说明：

10-位线； 11-第一绝缘层；

12-牺牲层； 13-第二绝缘层；

14-位线接触； 15-支撑层；

20-空气隙； 21-侧壁；

22-含碳层； 23-氧化物。

具体实施方式

参考图1至图4，制作空气隙20时，在导电器件的侧壁上依次形成有第一绝缘层11、牺牲层12和第二绝缘层13，去除牺牲层12，再在第一绝缘层11的顶面以及第二绝缘层13的顶面上形成支撑层15，支撑层15封堵空气隙20。然而，形成支撑层15时，支撑层15易填入空气隙20，导致空气隙20降低寄生电容值的效果下降，半导体结构的寄生电容值较高。

为了降低半导体结构的寄生电容值，本申请实施例提供的半导体结构的制作方法中，通过在空气隙的内侧面形成含碳层，并通过对含碳层氧化处理，生成的氧化物封堵空气隙的开口，减少了氧化物掉落到空气隙内的概率，从而保证空气隙对寄生电容值的降低效果，以降低半导体结构的寄生电容值。

为了使本申请实施例的上述目的、特征和优点能够更加明显易懂，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本申请保护的范围。

本申请实施例提供一种半导体结构的制作方法，该半导体结构可以为动态随机存储器中的一部分。如图3所示，半导体结构包括多条间隔设置的位线10(Bit Line，简称BL)，多条位线10沿第一方向延伸。其中，第一方向为图1中垂直于纸面的方向。

可以理解的是，多条位线10设置在衬底(图中未画出)上，通过衬底对其进行支撑。衬底通常为半导体衬底，例如硅衬底、锗衬底、绝缘体上硅衬底、绝缘体上锗衬底等。例如，本申请实施例中的衬底为硅衬底，其中，硅衬底可以为N型掺杂的硅衬底或者P型掺杂的硅衬底。当然，硅衬底也可以为无掺杂的硅衬底。

位线10设置在衬底上且沿第一方向延伸。位线10与衬底电连接，例如，位线10通过位于衬底内的位线接触14与衬底电连接，位线接触14的材质可以为多晶硅(poly silicon)。位线10可以包括依次层叠设置的多个导电层，导电层包括钨层、钛层、镍层、铝层、氧化钛层、氮化钛层中的一种或者多种。示例性的，位线10包括氮化钛层和设置氮化钛层上的钨层。

位线10的侧面和顶面覆盖有第一绝缘层11，其中，顶面是指背离衬底的表面，即图3所示的上表面。第一绝缘层11的材质为绝缘材料，以对位线10进行保护和电器隔离。示例性的，第一绝缘层11的材质可以包括含硅化合物，例如氮化硅。

第一绝缘层11的旁侧设置有第二绝缘层13，例如，第一绝缘层11的两侧分别设置有一个第二绝缘层13。第一绝缘层11和第二绝缘层13之间形成空气隙20，第一绝缘层11和第二绝缘层13分别为空气隙20的侧壁21。

第二绝缘层13的材质为绝缘材料，示例性的，第一绝缘层11的材质可以包括含硅化合物。具体的，第二绝缘层13的材质与第一绝缘层11的材质相同，以使空气隙20的侧壁的材质一致。

位于相邻的两条位线10之间的第一绝缘层11围合成容纳槽，容纳槽的延伸方向与位线10的延伸方向相同。容纳槽内设置有两个第二绝缘层13。这两个第二绝缘层13分别与其相对应的第一绝缘层11之间形成空气隙20。如图3所示，同一容纳槽内，位于左侧的第二绝缘层13与该容纳槽左侧壁的第一绝缘层11形成一个空气隙20，位于右侧的第二绝缘层13与该容纳槽右侧壁的第一绝缘层11层形成一个空气隙20。

参考图5，在本申请一些可能的实施例中，空气隙20的形成可以包括以下步骤：

步骤a：在衬底上形成多条间隔设置的位线，以及覆盖位线的第一绝缘层，位于相邻的位线之间的第一绝缘层围合成形成容纳槽。

示例性的，通过沉积工艺在衬底上形成多条位线10，各位线10之间间隔设置；再在多条位线10和衬底上沉积形成第一绝缘层11。第一绝缘层11覆盖位线10的顶面和侧面，以及衬底的顶面，位于相邻的位线10之间的第一绝缘层11围合成形成容纳槽。

步骤b：在容纳槽的侧壁上形成牺牲层，以及覆盖牺牲层的第二绝缘层。

示例性的，通过沉积工艺形成牺牲层12，牺牲层12覆盖第一绝缘层11的顶面、容纳槽的侧壁和底面；再去除位于第一绝缘层11顶面的牺牲层12，以及位于容纳槽的底面的牺牲层12，保留位于容纳槽的侧壁的牺牲层12；之后再通过沉积工艺形成第二绝缘层13，第二绝缘层13覆盖牺牲层12的顶面和侧面。

其中，牺牲层12的材质与第一绝缘层11的材质、第二绝缘层13层的材质不同，例如，牺牲层12的材质为氧化硅。牺牲层12与第一绝缘层11、牺牲层12与第二绝缘层13可以具有较大的选择比，后续去除牺牲层12时对第一绝缘层11和第二绝缘层13的损伤较小。例如，第一绝缘层11层的材质与第二绝缘层13的材质相同，以使第二绝缘层13和第一绝缘层11层形成一体结构，减少或者避免第二绝缘层13、牺牲层12和第一绝缘层11之间出现分离。可以理解的是，沿垂直于导电层侧面且远离导电层的方向(即图2所示X方向)依次为氮化物、氧化物、氮化物(Nitride Oxide Nitride，简称NON)结构。

步骤c：去除位于牺牲层背离衬底的表面的第二绝缘层，以暴露牺牲层。

示例性的，通过刻蚀工艺去除位于牺牲层12的顶面的第二绝缘层13，以暴露牺牲层12。需要说明的是，同一容纳槽内，位于左侧的牺牲层12的顶面的第二绝缘层13被去除，位于右侧的牺牲层12的顶面的第二绝缘层13上覆盖有其他结构，例如电容接触，未被电容接触覆盖的第二绝缘层13也被去除，从而将左侧和右侧的牺牲层12均暴露出来。

步骤d：去除牺牲层，以形成空气隙，第一绝缘层和第二绝缘层形成空气隙的侧壁。

示例性的，通过刻蚀工艺去除牺牲层12，形成空气隙20。刻蚀去除第二绝缘层13时，也会刻蚀去除部分第一绝缘层11和第二绝缘层13。也就是说，形成的空气隙20的宽度大于牺牲层12的厚度，其中，空气隙20的宽度方向与牺牲层12的厚度方向均指垂直于导电层侧面方向。

示例性的，参考图6和图7，牺牲层12的高度H可以为120nm，第一绝缘层11的厚度L1可以为2nm，牺牲层12的厚度L2可以为2nm，第二绝缘层13的厚度L3可以为3nm。去除牺牲层12后所形成的空气隙20的深度为120nm，空气隙20的宽度D可以小于或者等于5nm，且大于等于或者等于1nm，例如空气隙20的宽度为3nm，第一绝缘层11的厚度L1可以为1.5nm，第二绝缘层13的厚度L3可以为2.5nm。

参考图8，本申请实施例及以下各实施例以空气隙20的侧壁21为氮化硅为例进行详述，半导体结构的制作方法可以包括以下步骤：

步骤S101、对空气隙的侧壁渗碳处理，空气隙的内侧面形成含碳层。

参考图9，通过第一等离子体对空气隙20的侧壁21进行渗碳处理，具体的，利用第一等离子体轰击空气隙20的侧壁21，第一等离子体中的碳元素(C radical)在空气隙20的侧壁21中扩散，并与空气隙20的侧壁21反应，使得空气隙20的内侧面形成含碳层22。

具体的，第一温度为70℃-200℃，以增加空气隙20的底部的碳流量。第一压力为10mTorr-500mTorr(毫托)，第一射频(Radio Frequency，简称RF)功率为1000W-10000W，第一偏压(Bias Power)为50W-500W。第一射频功率用于产生第一等离子体，第一偏压用于对第一等离子体进行加速，以使第一等离子体可以加速至空气隙20的底部，使得沿空气隙20的整个内侧面都可以形成含碳层22。

在一些可能的示例中，第一等离子体包括甲烷(CH4)、乙烯(C2H2)或者乙炔(C2H4)中的一种或者多种。空气隙20的侧壁21的材质为氮化硅(例如Si3N4)，含碳层22的材质为氮碳化硅(SiCN)。如此设置，含碳层22的介电常数小于空气隙20的侧壁21的介电常数，通过形成含碳层22，可以进一步减少半导体结构的寄生电容值。

空气隙20的侧壁21的材质为氮化硅(例如Si3N4)，含碳层22的材质为氮碳化硅(SiCN)的情况下，渗碳处理时的反应过程如下所示：

Si3N4 C^*→SiCN

示例的，渗碳处理时，第一等离子体为甲烷，甲烷的流量可以为10sccm-500sccm(Standard-state Cubic Centimeter per Minute，标况毫升每分)。第一等离子体以氮气(N2)或者氩气(Ar)等惰性气体为载体，氮气或者氩气的流量为10sccm-500sccm。通过氮气或者氩气将第一等离子体送入反应室，并利用氮气或者氩气对反应室进行吹扫清洗，以清除副产物等。

参考图9和图10，渗碳处理时，碳元素的扩散程度有限，含碳层22的厚度可以小于1.5nm，即含碳层22的厚度小于空气隙20的侧壁21的厚度。当然，含碳层22的厚度也可以等于空气隙20的侧壁21的厚度。

步骤S102、对含碳层靠近空气隙的开口的区域进行氧化处理，生成的氧化物封堵在空气隙的开口。

参考图10至图12，通过第二等离子体对含碳层22进行氧化处理，在含碳层22靠近空气隙20的开口的区域生产氧化物23，氧化物23封堵空气隙20的开口，以使空气隙20封闭。通过氧化物23堆积对空气隙20自封口，可以减少或者避免相关技术中沉积材料掉落到空气隙20中，从而保证空气隙20对寄生电容值的降低效果，使空气隙20充分发挥降低寄生电容值的效果。

具体的，第二温度为10℃-80℃，以增加空气隙20的顶部的碳流量。第二压力为1000mTorr-20000mTorr，以减少第二等离子体流向空气隙20的底部。第二射频功率为1000W-10000W，第二偏压为0W-50W。第二射频功率用于产生第二等离子体，第二偏压用于对第一等离子体进行加速，第二偏压为0W-50W可以减少第一等离子体流至空气隙20的底部，使得氧化物23主要形成在空气隙20的开口附近。

在一些可能的示例中，第二等离子体包括氧化气体和辅助气体，氧化气体与空气隙20的侧壁21、氧化气体与辅助气体均可以反应生成氧化物23，所生成的氧化物23至少部分相同，以增加氧化物23的含量，利于对空气隙20进行封口。第二等离子体以氮气或者氩气为载体，氮气或者氩气的流量为10sccm-500sccm。通过氮气或者氩气将第二等离子体送入反应室，并利用氮气或者氩气对反应室进行吹扫清洗，以清除副产物等。

氧化气体包括一氧化碳或者二氧化碳中的一种或者多种，例如，氧化气体还可以包括氧气。氧化气体与含碳层22反应，以形成氧化物23，氧化气体的流量可以为500sccm-5000sccm。含碳层22的材质为氮碳化硅，氧化物23的材质包括氧化硅、碳氧化硅或者碳氮氧化硅中的一种或者多种，氧化处理时的反应过程如下所示：

SICN O^*→SiO2 SiCO SiCNO

辅助气体包括硅烷(SiH4)或者乙硅烷(SiH6)中的一种或者多种，辅助气体与氧化气体反应生成的氧化物，该氧化物23与含碳层22生成的氧化物部分相同，以便于该氧化物在含碳层22生成的氧化物上堆积。同时，该氧化物增加了氧化物23的总量，也便于对空气隙20进行封口。

示例性的，辅助气体为硅烷，硅烷的流量为500sccm-5000sccm，辅助气体与氧化气体的反应过程如下所示：

SiH4 O^*→H2O SixOy

SiH4 O^* C^*→SiCO

如图11和图12所示，氧化气体与空气隙20的侧壁21、氧化气体与辅助气体反应生成氧化物23在空气隙20的开口处逐渐堆积，直至将空气隙20的开口封堵。本申请实施例中，氧化物23将空气隙20的开口封堵后，无需再在氧化物23或者空气隙20的侧壁21上形成其他膜层。

本申请实施例提供的半导体结构的制作方法中，通过在空气隙20的内侧面形成含碳层22，且对含碳层22靠近空气隙20开口的区域进行氧化处理，空气隙20的侧壁21生长氧化物23而对空气隙20自封口，减少了氧化物23掉落到空气隙20内的概率，从而保证空气隙20对寄生电容值的降低效果，以降低半导体结构的寄生电容值。

本申请实施例还提供一种半导体结构，该半导体结构包括位线，以及位于位线至少一侧的空气隙，通过设置空气隙，以减少位线之间和/或位线与其他结构(例如电容插塞)之间的寄生电容值。

多条位线设置在衬底(图中未画出)上，通过衬底对其进行支撑。衬底通常为半导体衬底，例如硅衬底，硅衬底可以为N型掺杂的硅衬底或者P型掺杂的硅衬底。当然，硅衬底也可以为无掺杂的硅衬底。

位线可以包括依次层叠设置的多个导电层，导电层包括钨层、钛层、镍层、铝层、氧化钛层、氮化钛层中的一种或者多种。示例性的，位线包括氮化钛层和设置氮化钛层上的钨层。位线的侧面和顶面覆盖有第一绝缘层，其中，顶面是指背离衬底的表面。第一绝缘层的材质为绝缘材料，以对位线进行保护和电器隔离。示例性的，第一绝缘层的材质可以包括含硅化合物，例如氮化硅。

第一绝缘层的旁侧设置有第二绝缘层，例如，第一绝缘层的两侧分别设置有一个第二绝缘层。第一绝缘层和第二绝缘层之间形成空气隙，第一绝缘层和第二绝缘层分别为空气隙的侧壁。第二绝缘层的材质为绝缘材料，示例性的，第一绝缘层的材质可以包括含硅化合物。具体的，第二绝缘层的材质与第一绝缘层的材质相同，以使空气隙的侧壁的材质一致。

可以理解的是，位于相邻的两条位线之间的第一绝缘层围合成容纳槽，容纳槽的延伸方向与位线的延伸方向相同。容纳槽内设置有两个第二绝缘层，这两个第二绝缘层分别与其相对的第一绝缘层形成空气隙。

空气隙的内侧面形成有含碳层，含碳层靠近空气隙的开口的区域形成有氧化物，氧化物将空气隙的开口封堵。上述含碳层通过对第一绝缘层和第二绝缘层渗碳处理后形成，上述氧化物通过对含碳层靠近空气隙的开口的区域氧化处理后形成。第一绝缘层和第二绝缘层的材质包括氮化硅，含碳层的材质包括氮碳化硅，氧化物的材质包括氧化硅、碳氧化硅或者氮碳氧化硅中的一种或者多种。如此设置，含碳层的介电常数低于第一绝缘层、第二绝缘层的介电常数，通过设置含碳层，可以进一步减少半导体结构的寄生电容值。

需要说明的是，对含碳层靠近空气隙的开口的区域氧化处理时，氧化气体不仅与含碳层进行反应生成氧化物，氧化气体还有辅助气体进行反应生成氧化物，该氧化物与含碳层生成的氧化物部分相同，以便于该氧化物在含碳层生成的氧化物上堆积。同时，该氧化物增加了氧化物的总量，也便于对空气隙进行封口。

本申请实施例提供的半导体结构中，空气隙的内侧面形成含碳层，且含碳层形成有氧化物而对空气隙自封口，减少了氧化物掉落到空气隙内的概率，从而保证空气隙对寄生电容值的降低效果，以降低半导体结构的寄生电容值。

本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。

在本说明书的描述中，参考术“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。

最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。