半导体器件的制备方法与流程

1.本发明涉及半导体领域，尤其涉及一种半导体器件的制备方法。


背景技术：

2.屏蔽栅沟槽型mosfet管具有传统沟槽型mosfet管低导通损耗的优点，因此屏蔽栅沟槽型mosfet管应用广泛。在屏蔽栅沟槽型mosfet管制造过程中，先形成栅极沟槽，然后在栅极沟槽中形成栅极结构，具体是先在栅极沟槽的内壁中形成场氧化层，然后在栅极沟槽中填充形成无定型硅层，然后对场氧化层进行刻蚀，以在无定型硅层两侧形成开口，后续工艺在侧壁上形成栅氧化层，在开口中填充栅极材料层。伴随着器件尺寸的缩减，栅极沟槽中填充的无定型硅层的尺寸也会缩减，若在制造过程中，由于工艺因素导致无定型硅层的尺寸进一步地缩减，会导致后续进行互连工艺时，难以形成与无定型硅层相连的电连接件，导致器件漏电，影响器件的电性能。


技术实现要素：

3.本发明的目的在于提供一种半导体器件的制备方法，以提高器件的互连工艺窗口。
4.为了达到上述目的，本发明提供了一种半导体器件的制备方法，包括：
5.提供基底，在所述基底中形成若干栅极沟槽；
6.在所述栅极沟槽的内壁上形成第一氧化层；
7.在所述栅极沟槽中填充无定型硅层；
8.刻蚀所述第一氧化层，以使所述第一氧化层的顶部低于所述无定型硅层的顶部，并在所述无定型硅层的两侧形成开口；
9.对所述无定型硅层执行退火工艺，以使所述无定型硅层再结晶转换为多晶硅层；以及，
10.采用热氧生长工艺在所述开口的侧壁及所述多晶硅层的顶部上形成第二氧化层。
11.可选的，所述退火工艺的退火温度为950℃～1100℃。
12.可选的，所述退火工艺的退火时间为60min～120min。
13.可选的，所述退火工艺的退火气体包括氮气。
14.可选的，采用外延生长工艺在所述栅极沟槽中填充所述无定型硅层。
15.可选的，采用湿法刻蚀工艺刻蚀所述第一氧化层以在所述无定型硅层的两侧形成开口。
16.可选的，在形成所述第二氧化层之后，还包括在所述开口中填充栅极材料层。
17.可选的，在形成所述栅极材料层后，还包括：
18.在所述基底上形成介质层，所述介质层覆盖所述第二氧化层及所述栅极材料层；以及，
19.在所述介质层中形成电连接件，所述电连接件贯穿所述介质层并与所述多晶硅层
电性连接。
20.可选的，所述栅极材料层的材质包括多晶硅或无定型硅。
21.可选的，所述基底包括衬底和外延层，所述栅极沟槽位于所述外延层中。
22.在本发明提供的一种半导体器件的制备方法中，在所述基底中形成若干栅极沟槽，在所述栅极沟槽的内壁上形成第一氧化层，在所述栅极沟槽中填充无定型硅层，所述无定型硅层中存在高密度缺陷和悬挂键区域，使氧化物质扩散较快；刻蚀所述第一氧化层，以使所述第一氧化层的顶部低于所述无定型硅层的顶部，并在所述无定型硅层的两侧形成开口；对所述无定型硅层执行退火工艺，以使所述无定型硅层再结晶转换为多晶硅层，伴随退火温度升高，使晶粒变大，高密度缺陷和悬挂键区域变少，能够减小氧化物质的扩散速度；以及，采用热氧生长工艺在所述开口的侧壁及所述多晶硅层的顶部上形成第二氧化层，在对所述无定型硅层执行退火工艺后，所述开口的每一侧壁的氧化生长速度相近，避免在形成第二氧化层后导致所述多晶硅层的尺寸被过多的缩减，在后续进行互连工艺时，便于形成与所述多晶硅层相连的电连接件，从而提高半导体器件的互连工艺窗口。
附图说明
23.图1为本发明一实施例提供的半导体器件的制备方法的流程图；
24.图2a～2g为本发明一实施例提供的半导体器件的制备方法中相应步骤的剖面示意图；
25.其中，附图标记为：
26.10
‑
基底；11
‑
衬底；12
‑
外延层；20
‑
栅极沟槽；30
‑
第一氧化层；40
‑
无定型硅层；41
‑
多晶硅层；50
‑
开口；60
‑
第二氧化层；70
‑
栅极材料层；80
‑
介质层；81
‑
电连接件。
具体实施方式
27.在半导体器件的制备方法中，提供基底，在所述基底中形成若干栅极沟槽；在所述栅极沟槽的内壁上形成第一氧化层，在所述栅极沟槽中填充形成无定型硅层；刻蚀所述第一氧化层以在所述无定型硅层的两侧形成开口，且所述第一氧化层的顶部低于所述无定型硅层的顶部；进而，采用热氧生长工艺在所述开口的侧壁及所述无定型硅层的顶部上形成第二氧化层，所述第二氧化层为栅氧化层。由于所述无定型硅层中存在高密度缺陷和悬挂键区域，使氧化物质扩散较快，在采用热氧生长工艺形成所述第二氧化层时，所述无定型硅层的表面氧化生长速度大于所述基底的表面氧化生长速度，导致热氧生长时，为了使所述开口的对应所述基底的一侧壁上的第二氧化层满足一定的厚度要求，导致所述无定型硅层被过多的氧化，进而使所述无定型硅层的尺寸过多的被缩减，即互连工艺窗口变小，在后续进行互连工艺时，难以形成与无定型硅层相连的电连接件。
28.因此，本发明提供了一种半导体器件的制备方法，在所述基底中形成若干栅极沟槽，在所述栅极沟槽的内壁上形成第一氧化层，在所述栅极沟槽中填充无定型硅层，所述无定型硅层中存在高密度缺陷和悬挂键区域，使氧化物质扩散较快；刻蚀所述第一氧化层，以使所述第一氧化层的顶部低于所述无定型硅层的顶部，并在所述无定型硅层的两侧形成开口；对所述无定型硅层执行退火工艺，以使所述无定型硅层再结晶转换为多晶硅层，伴随退火温度升高，使晶粒变大，高密度缺陷和悬挂键区域变少，能够减小氧化物质的扩散速度；
以及，采用热氧生长工艺在所述开口的侧壁及所述多晶硅层的顶部上形成第二氧化层，在对所述无定型硅层执行退火工艺后，所述开口的每一侧壁的氧化生长速度相近，避免在形成第二氧化层后导致所述多晶硅层的尺寸被过多的缩减，在后续进行互连工艺时，便于形成与所述多晶硅层相连的电连接件，从而提高半导体器件的互连工艺窗口。
29.下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
30.图1为本实施例提供的半导体器件的制备方法的流程图。请参考图1，所述半导体器件的制备方法包括：
31.步骤s1：提供基底，在所述基底中形成若干栅极沟槽；
32.步骤s2：在所述栅极沟槽的内壁上形成第一氧化层；
33.步骤s3：在所述栅极沟槽中填充无定型硅层；
34.步骤s4：刻蚀所述第一氧化层，以使所述第一氧化层的顶部低于所述无定型硅层的顶部，并在所述无定型硅层的两侧形成开口；
35.步骤s5：对所述无定型硅层执行退火工艺，以使所述无定型硅层再结晶转换为多晶硅层；以及，
36.步骤s6：采用热氧生长工艺在所述开口的侧壁及所述多晶硅层的顶部上形成第二氧化层。
37.图2a～2g为本实施例提供的半导体器件的制备方法中相应步骤的剖面示意图，下面结合图2a～2g对本实施例提供的半导体器件的制备方法进行详细说明。
38.请参考图2a，执行步骤s1：提供基底10，所述基底10的材质包括硅、锗、镓、氮或碳中的一种或多种，在所述基底10内形成若干栅极沟槽20(图中只示出了一个栅极沟槽20)，后续工艺在每个栅极沟槽20中均形成栅极结构，以制造半导体器件。在本实施例中，所述基底10可包括外延层12和衬底11，在衬底11上生长形成外延层12，外延层12具有与衬底11相同的晶体结构，纯度更高，晶格缺陷更少，还可以对杂质类型和浓度进行控制，若干栅极沟槽20均形成于外延层12中。
39.请继续参考图2a，执行步骤s2：在所述栅极沟槽20的内壁上形成第一氧化层30，在所述栅极沟槽20的内壁上形成第一氧化层30时，所述第一氧化层30延伸覆盖所述基底10的表面。在本实施例中，可采用湿氧氧化工艺形成所述第一氧化层30，但不限于此工艺，也可采用热氧氧化工艺形成所述第一氧化层30。
40.请参考图2b及图2c，执行步骤s3：采用外延生长工艺在所述栅极沟槽20内生长填充形成所述无定型硅层40，所述无定型硅层40延伸覆盖所述第一氧化的表面，所述无定型硅层40中存在高密度缺陷和悬挂键区域，使氧化物质扩散较快。进而，对所述无定型硅层40进行刻蚀，以去除所述基底10表面的无定型硅层40及所述栅极沟槽20中的部分厚度的无定型硅层40，以使所述栅极沟槽20中的无定型硅层40的顶部可低于所述基底10的表面，也可与所述基底10的表面齐平。
41.请参考图2d，执行步骤s4：采用湿法刻蚀工艺刻蚀所述第一氧化层30，以使所述第一氧化层30的顶部低于所述无定型硅层40的顶部，并在所述无定型硅层40的两侧形成开口50，所述开口50的侧壁中一侧为基底10，所述开口50的侧壁中另一侧为所述无定型硅层40。
42.请继续参考图2d，执行步骤s5：对所述无定型硅层40执行退火工艺，对所述无定型硅层40执行退火工艺时，伴随退火温度升高，使晶粒变大，高密度缺陷和悬挂键区域变少，以使所述无定型硅层40再结晶转换为多晶硅层，能够减小氧化物质的扩散速度。在本实施例中，所述退火工艺的退火温度为950℃～1100℃，所述退火工艺的退火时间为60min～120min，所述退火工艺的退火气体包括氮气，但不限于此退火温度、退火时间及退火气体。
43.请参考图2e，执行步骤s6：采用热氧生长工艺在所述开口50的侧壁及所述多晶硅层41的顶部上形成第二氧化层60，所述第二氧化层60为栅氧化层，在对所述无定型硅层执行退火工艺后，使所述无定型硅层再结晶转换为所述多晶硅层41，采用热氧生长工艺形成第二氧化层60时，所述基底10的表面氧化生长速度与所述多晶硅层41的表面氧化生长速度相近，以使所述基底10的表面的第二氧化层60的厚度与所述多晶硅层41的表面的第二氧化层60的厚度相近，因此能够避免在形成所述第二氧化层60后，所述多晶硅层41的尺寸过多的被缩减，以至于在后续进行互连工艺时，难以形成与所述多晶硅层41相连的电连接件；而在本实施例中所述基底10的表面的第二氧化层60的厚度与所述无定型硅层40的表面的第二氧化层60的厚度相近，减轻所述多晶硅层41的尺寸损失，在后续进行互连工艺时，便于形成与所述多晶硅层41相连的电连接件，从而提高器件的互连工艺窗口。
44.请参考图2f，进一步地，在形成所述第二氧化层60之后，还包括在所述开口50中填充栅极材料层70，所述栅极材料层70的材质包括多晶硅或无定型硅，所述栅极沟槽20中的所述第一氧化层30、所述第二氧化层60、所述多晶硅层41及所述栅极材料层70构成器件的栅极结构。
45.请参考图2g，进一步地，在形成所述栅极材料层70后，还包括在所述基底10上形成介质层80，所述介质层80覆盖所述第二氧化层60及所述栅极材料层70，即所述介质层80覆盖所述栅极结构；以及，在所述介质层80中形成电连接件81，所述电连接件81贯穿所述介质层80并与所述多晶硅层41电性连接。
46.综上，在本发明提供的一种半导体器件的制备方法中，在所述基底中形成若干栅极沟槽，在所述栅极沟槽的内壁上形成第一氧化层，在所述栅极沟槽中填充无定型硅层，所述无定型硅层中存在高密度缺陷和悬挂键区域，使氧化物质扩散较快；刻蚀所述第一氧化层，以使所述第一氧化层的顶部低于所述无定型硅层的顶部，并在所述无定型硅层的两侧形成开口；对所述无定型硅层执行退火工艺，以使所述无定型硅层再结晶转换为多晶硅层，伴随退火温度升高，使晶粒变大，高密度缺陷和悬挂键区域变少，能够减小氧化物质的扩散速度；以及，采用热氧生长工艺在所述开口的侧壁及所述多晶硅层的顶部上形成第二氧化层，在对所述无定型硅层执行退火工艺后，所述开口的每一侧壁的氧化生长速度相近，避免在形成第二氧化层后导致所述多晶硅层的尺寸被过多的缩减，在后续进行互连工艺时，便于形成与所述多晶硅层相连的电连接件，从而提高半导体器件的互连工艺窗口。
47.上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。