一种数据处理方法、装置、系统、电子设备及存储介质与流程

1.本技术涉及数据处理技术领域，尤其涉及一种数据处理方法、装置、系统、电子设备及存储介质。


背景技术：

2.随着互联网的发展和科技的进步，终端设备的应用越来越广泛，伴随着万物互联时代的到来，涉及到安全方面的敏感数据对于终端设备来说越来越重要，对终端设备敏感数据的保护迫在眉睫。为了防止非法访问窃取敏感数据，进一步提高数据的安全性，提出了一种数据处理方法。


技术实现要素：

3.为了解决外部非法访问窃取敏感数据的技术问题，本技术提供了一种数据处理方法、装置、系统、电子设备及存储介质。
4.第一方面，本技术提供了一种数据处理方法，应用于安全cpu，所述安全cpu与通用cpu集成在一个芯片上，所述数据处理方法包括：
5.获取所述通用cpu发送的令牌请求，所述令牌请求包含目标数据的指示信息和安全处理信息；其中，所述安全处理信息包括：加解密算法的标识信息、密钥信息和请求对目标数据执行的处理功能，所述指示信息用于指示访问所述目标数据；
6.解析所述令牌请求，获取所述加解密算法、所述密钥信息和所述请求对目标数据执行的处理功能；所述加解密算法根据所述标识信息获取；
7.根据所述加解密算法和所述密钥信息访问所述目标数据并对所述目标数据执行所述处理功能，获得执行结果并生成令牌响应；所述令牌响应携带所述执行结果；
8.返回所述令牌响应至所述通用cpu；
9.进一步，上述方案还包括在所述根据所述加解密算法和所述密钥信息访问所述目标数据并对所述目标数据执行所述处理功能之前，所述方法还包括：
10.确定所述加解密算法是否为安全策略阵列中的加解密算法，所述安全策略阵列包含至少一个加解密算法；
11.若是，继续执行所述数据处理方法；
12.若否，生成令牌响应并返回所述令牌响应至所述通用cpu，所述令牌响应携带所述加解密算法不包括在所述安全策略阵列中的提示信息；
13.进一步，上述方案还包括所述安全策略阵列包括a行b列的矩阵，所述矩阵中的任一元素对应一个加解密算法；a和b分别为大于或等于1的整数；
14.进一步，上述方案还包括所述根据所述加解密算法和所述密钥信息访问所述目标数据，包括：
15.将所述加解密算法、所述密钥信息以及所述目标数据的指示信息输入到加解密引擎；
16.获取所述加解密引擎采用所述加解密算法和所述密钥信息，对所述目标数据进行加密或解密后得到的结果，作为访问结果，其中，所述目标数据为所述加解密引擎通过所述目标数据的指示信息获得；
17.进一步，上述方案还包括所述请求对目标数据执行的处理功能为密钥派生，所述密钥信息包括派生密钥的待存储地址；
18.所述根据所述加解密算法和所述密钥信息访问所述目标数据并对所述目标数据执行所述处理功能，包括：
19.根据所述加解密算法、所述目标数据以及所述安全cpu中的根密钥生成派生密钥；
20.存储所述派生密钥至所述待存储地址；
21.进一步，上述方案还包括所述请求对目标数据执行的处理功能为安全存储，所述请求中包含安全存储的目标地址，所述根据所述加解密算法和所述密钥信息访问所述目标数据并对所述目标数据执行所述处理功能，包括：
22.根据所述加解密算法和所述密钥信息对所述目标数据进行加密操作；
23.将所述目标数据存储于所述目标地址；
24.进一步，上述方案还包括所述请求对目标数据执行的处理功能为指定功能，所述指定功能包括安全启动、网络安全、网络验证以及出厂配置的至少一种；
25.所述根据所述加解密算法和所述密钥信息访问所述目标数据并对所述目标数据执行所述处理功能，包括：
26.获取执行指定功能的验证密钥；
27.根据所述加解密算法判断所述密钥信息与所述验证密钥是否匹配；
28.若匹配，执行所述指定功能。
29.第二方面，本技术提供了一种数据处理方法，应用于通用cpu，所述通用cpu与安全cpu集成在一个芯片上，所述数据处理方法包括：
30.获取加解密算法，将目标数据的指示信息和安全处理信息封装成令牌请求；其中，所述安全处理信息包括：加解密算法的标识信息、密钥信息和请求对目标数据执行的处理功能，所述指示信息用于指示访问所述目标数据；
31.发送所述令牌请求至令牌服务器；
32.获取所述令牌服务器根据所述令牌请求返回的与所述令牌请求对应的令牌响应，所述令牌响应携带根据所述加解密算法和所述密钥信息访问所述目标数据并执行所述处理功能后获得的执行结果；
33.获取所述执行结果。
34.第三方面，本技术提供了一种数据处理装置，应用于安全cpu，所述安全cpu与通用cpu集成在一个芯片上，所述装置包括：
35.第一获取模块，用于获取所述通用cpu发送的令牌请求，所述令牌请求包含目标数据的指示信息和安全处理信息；其中，所述安全处理信息包括：加解密算法的标识信息、密钥信息和请求对目标数据执行的处理功能，所述指示信息用于指示访问所述目标数据；
36.解析模块，用于解析所述令牌请求，获取所述加解密算法、所述密钥信息和所述请求对目标数据执行的处理功能；所述加解密算法根据所述标识信息获取；
37.生成模块，用于根据所述加解密算法和所述密钥信息访问所述目标数据并对所述
目标数据执行所述处理功能，获得执行结果并生成令牌响应；所述令牌响应携带所述执行结果；
38.返回模块，用于返回所述令牌响应至所述通用cpu。
39.第四方面，本技术提供了一种数据处理装置，应用于通用cpu，所述通用cpu与安全cpu集成在一个芯片上，所述装置包括：
40.封装模块，用于获取加解密算法，将目标数据的指示信息和安全处理信息封装成令牌请求；其中，所述安全处理信息包括：加解密算法的标识信息、密钥信息和请求对目标数据执行的处理功能，所述指示信息用于指示访问所述目标数据；
41.发送模块，用于发送所述令牌请求至令牌服务器；
42.第二获取模块，用于获取所述令牌服务器根据所述令牌请求返回的与所述令牌请求对应的令牌响应，所述令牌响应携带根据所述加解密算法和所述密钥信息访问所述目标数据并执行所述处理功能后获得的执行结果；
43.第三获取模块，用于获取所述执行结果。
44.第五方面，本技术提供了一种数据处理系统，包括至少一个安全cpu和至少一个通用cpu，所述安全cpu与所述通用cpu集成在一个芯片上，所述系统包括：
45.安全cpu，用于获取所述通用cpu发送的令牌请求，所述令牌请求包含目标数据的指示信息和安全处理信息；其中，所述安全处理信息包括：加解密算法的标识信息、密钥信息和请求对目标数据执行的处理功能，所述指示信息用于指示访问所述目标数据；解析所述令牌请求，获取所述加解密算法、所述密钥信息和所述请求对目标数据执行的处理功能；所述加解密算法根据所述标识信息获取；根据所述加解密算法和所述密钥信息访问所述目标数据并对所述目标数据执行所述处理功能，获得执行结果并生成令牌响应；所述令牌响应携带所述执行结果；返回所述令牌响应至所述通用cpu；
46.通用cpu，用于获取加解密算法，将目标数据的指示信息和安全处理信息封装成令牌请求；其中，所述安全处理信息包括：加解密算法的标识信息、密钥信息和请求对目标数据执行的处理功能，所述指示信息用于指示访问所述目标数据；发送所述令牌请求至令牌服务器；获取所述令牌服务器根据所述令牌请求返回的与所述令牌请求对应的令牌响应，所述令牌响应携带根据所述加解密算法和所述密钥信息访问所述目标数据并执行所述处理功能后获得的执行结果；获取所述执行结果。
47.第六方面，提供了一种电子设备，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；
48.存储器，用于存放计算机程序；
49.处理器，用于执行存储器上所存放的程序时，实现第一方面任一项实施例所述的数据处理方法的步骤。
50.第七方面，提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如第一方面任一项实施例所述的数据处理方法的步骤。
51.本技术实施例提供的上述技术方案与现有技术相比具有如下优点：
52.本技术实施例提供的该方法，将芯片内部集成安全cpu和通用cpu，安全cpu与通用cpu集成在一个芯片上，安全数据存放在安全cpu，通用cpu无权直接访问。在通信过程中，安全cpu获取通用cpu发送的令牌请求，令牌请求包含目标数据的安全处理信息，其中，所述安
全处理信息包括：加解密算法的标识信息、密钥信息和请求对目标数据执行的处理功能，安全cpu解析令牌请求，获取标识信息对应的加解密算法、密钥信息和请求对目标数据执行的处理功能，安全cpu再根据加解密算法和密钥信息访问目标数据并执行处理功能，获得执行结果并生成令牌响应，令牌响应中携带执行结果，最后返回令牌响应至通用cpu，完成一次通信过程。由于通用cpu和安全cpu集成在一个芯片，通过芯片内置的物理通道建立通信连接，无法通过外部进行非法访问进行破解，可以防止微处理器固件、敏感数据被窃取，提高数据安全性。
附图说明
53.此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
54.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
55.图1为本技术一个实施例提供的一种数据处理方法的系统架构图；
56.图2为本技术一个实施例提供的一种数据处理方法的流程示意图；
57.图3为本技术一个实施例提供的一种数据处理方法的逻辑示意图；
58.图4为本技术一个实施例提供的另一种数据处理方法的流程示意图；
59.图5为本技术一个实施例提供的一种数据处理装置的结构示意图；
60.图6为本技术一个实施例提供的另一种数据处理装置的结构示意图；
61.图7为本技术一个实施例提供的一种电子设备的结构示意图。
具体实施方式
62.为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本技术保护的范围。
63.根据本技术实施例的一方面，提供了一种数据处理方法，该方法可以应用于如图1所示的系统架构，该系统架构中包括至少一个安全cpu101和至少一个通用cpu102，安全cpu101与通用cpu102集成在一个芯片上，通过内置的物理通道建立通信连接。
64.安全cpu101获取通用cpu102发送的令牌请求，令牌请求包含目标数据的安全处理信息；其中，安全处理信息包括：加解密算法的标识信息、密钥信息和请求对目标数据执行的处理功能；
65.安全cpu101解析令牌请求，获取标识信息对应的加解密算法、密钥信息和请求对目标数据执行的处理功能；
66.安全cpu101根据加解密算法和密钥信息访问目标数据并执行处理功能，获得执行结果并生成令牌响应；令牌响应携带执行结果；
67.安全cpu101返回令牌响应至通用cpu102。
68.在该系统架构中，在安全cpu端建立token(令牌)服务器，在通用cpu端建立token
客户端，安全cpu和通用cpu集成在一个芯片上，安全cpu与通用cpu通过芯片内置的物理通道以token的方式建立通信连接，安全数据存放在安全cpu，安全cpu在接收通用cpu的请求后访问，通用cpu无权直接访问，提高了数据安全性，防止外部非法访问窃取敏感数据。
69.在该系统架构中，当存在大于或者等于两个安全cpu和/或大于或者等于两个通用cpu时，安全cpu和通用cpu都集成在一个芯片上，每一个安全cpu至少和一个通用cpu通过内置的物理通道建立通信连接，且每一个通用cpu也至少和一个安全cpu通过内置的物理通道建立通信连接。
70.接下来基于该系统架构，对数据处理方法实施例进行说明，该方法可以应用于安全cpu，也可以应用于通用cpu。
71.应用于安全cpu时，如图2，该数据处理方法主要包括：
72.步骤201，获取通用cpu发送的令牌请求，令牌请求包含目标数据的指示信息和安全处理信息；其中，安全处理信息包括：加解密算法的标识信息、密钥信息和请求对目标数据执行的处理功能，指示信息用于指示访问目标数据。
73.本实施例中，安全cpu获取通用cpu发送过来的令牌请求，在令牌请求中包含着通用cpu的需求，包括使用加解密算法的标识信息(比如使用何种加解密算法、加解密算法的种类、长度等)，密钥信息(如果是使用密钥，那么密钥信息包括使用何种密钥、密钥的存放地址等，如果是派生密钥，那么密钥信息包括生成密钥后存储的地址等信息)以及对目标数据执行哪些处理功能等。
74.令牌请求中包含的处理功能包含：密钥派生、安全存储、安全启动、网络验证、出厂配置和网络安全等，安全cpu根据令牌请求中相关的请求执行相关的处理功能，每次令牌请求中可以包括使用多种功能进行处理。令牌请求中还可以包含以下的处理功能，比如可以包含设置周期性对固件区域数据检查的功能，设置一个预设的周期时间，定期检查固件区域的数据，提高数据安全性，还可以通过token读取安全cpu的寄存器，屏蔽安全cpu的调试接口，进一步提高安全等级。需要说明的是，此处描述的处理功能只是举例说明，安全cpu可以根据通用cpu发送的各种需求对应进行处理，并不限于此。
75.步骤202，解析令牌请求，获取加解密算法、密钥信息和请求对目标数据执行的处理功能；加解密算法根据标识信息获取。
76.本实施例中，安全cpu对令牌请求进行解析，获取到令牌请求中包含的通用cpu的需求信息，以及执行该需求所需的加解密算法和密钥信息。
77.一个实施例中，获取加解密算法后，确定加解密算法是否为安全cpu的安全策略阵列中的加解密算法，安全策略阵列包含至少一个加解密算法。
78.本实施例中，安全cpu对通用cpu使用的加解密算法进行验证，合法用户知道安全cpu中的安全策略阵列中的加解密算法。因此，如果令牌请求中对应的加解密算法是安全策略阵列中的加解密算法，则认为该令牌请求是合法用户根据需求发送的，继续执行步骤203。如果该加解密算法没有在安全cpu的安全策略阵列中，则认为是误操作或者是非法用户发送，则生成令牌响应并返回令牌响应至通用cpu，令牌响应中携带该加解密算法不包括在安全策略阵列中的提示信息。通过对加解密算法的验证，可以进一步提高数据的安全性。
79.一个实施例中，安全策略阵列包括a行b列的矩阵，矩阵中的任一元素对应一个加解密算法；a和b分别为大于或等于1的整数。
80.本实施例中，通过建立a行b列的矩阵，可以包含多种安全策略，在a行中包含a个元素，在b列中包含b个元素，通过处于不同行列的元素间的排列组合，可以组成a
×
b个不同的元素组合，每个元素组合对应一个加解密算法，或者每个元素组合对应一个地址，通过对应的地址再去提取对应的加解密算法。用户在使用时有更多的选择性，使加解密算法不再单一，不容易被破解，提高敏感数据的安全性。一般情况下，a取值为2
m
，b取值为2
n
的自然数，其中m和n为大于或等于0的自然数。
81.步骤203，根据加解密算法和密钥信息访问目标数据并对目标数据执行处理功能，获得执行结果并生成令牌响应；令牌响应携带执行结果。
82.一个实施例中，如图3，根据加解密算法和密钥信息访问目标数据包括：将加解密算法、密钥信息以及目标数据的指示信息输入到加解密引擎；获取加解密引擎采用加解密算法和密钥信息，对目标数据进行加密或解密后得到的结果，作为访问结果，其中，目标数据为加解密引擎通过目标数据的指示信息获得。
83.本实施例中，在访问目标数据过程中的加密或解密操作通过加解密引擎进行，加解密引擎为硬件加密，进行加密或解密操作时效率高，速度快。而通过芯片内部软件实现安全算法对安全数据进行保护的方法需要占用cpu进行大量的运算，效率低速度慢。
84.一个实施例中，请求对目标数据执行的处理功能为密钥派生，密钥信息包括派生密钥的待存储地址；根据加解密算法和密钥信息访问目标数据并对目标数据执行处理功能，包括：根据加解密算法、目标数据以及安全cpu中的根密钥生成派生密钥；存储派生密钥至待存储地址。
85.本实施例中，当令牌请求包含的需求为密钥派生时，令牌请求中包含的密钥信息为密钥派生生成的密钥的存储地址，安全cpu中用于密钥派生功能的根密钥根据令牌请求中指定的加解密算法和目标数据生成密钥，并将密钥按照密钥信息中指定的存储地址进行存储。通用cpu中不同的应用可以根据需求发送令牌请求，派生不同的密钥，相同应用也可以根据不同的功能发送令牌请求，派生不同的密钥，可以提高数据的安全性。
86.一个实施例中，请求对目标数据执行的处理功能为安全存储，请求中包含安全存储的目标地址，根据加解密算法和密钥信息访问目标数据并对目标数据执行处理功能，包括：根据加解密算法和密钥信息对目标数据进行加密操作；将目标数据存储于目标地址。
87.本实施例中，当令牌请求包含的需求为安全存储时，根据加解密算法和密钥信息访问目标数据，根据需求中包含的存储目标数据地址和目标数据的种类或功能，将目标数据存储于安全cpu指定的敏感数据存储区。敏感数据存储区包括静态随机存取存储器(static random
‑
access memory，简称sram)、一次性可编程寄存器(one time programmable，简称otp)或密钥缓存区(keybuffer)。根据敏感数据的安全级别和功能将敏感数据存储于不同的存储区，可有效提升数据的安全性。
88.一个实施例中，请求对目标数据执行的处理功能为指定功能，指定功能包括安全启动、网络安全、网络验证以及出厂配置的至少一种；根据加解密算法和密钥信息访问目标数据并对目标数据执行处理功能，包括：获取执行指定功能的验证密钥；根据加解密算法判断密钥信息与验证密钥是否匹配；若匹配，执行指定功能。
89.本实施例中，当令牌请求包含的需求为以上指定功能时，为保证设备的安全性，需验证令牌请求中包含的密钥是否与安全cpu中执行相关功能时所需要的密钥相匹配，如果
匹配，认为是合法用户发送的令牌请求，执行相关功能，如果不匹配，对该令牌请求不进行响应。
90.步骤204，返回令牌响应至通用cpu。
91.执行完相关功能后，将包含执行结果的令牌响应返回至通用cpu，完成一次应答。在通用cpu需要涉及到敏感数据时，通过token客户端和服务器一问一答的形式进行，避免了通过外部非法访问敏感数据，提高了敏感数据的安全性，并且安全cpu和通用cpu集成封装在一个芯片中，也无法通过外接设备对芯片的暴力破解，同时由于安全cpu和通用cpu的通信过程在芯片内置的通信通道进行，通信过程中的数据包不会被窃取，也就避免了重放攻击。
92.本技术实施例的另一方面，应用于通用cpu，如图4，安全cpu与通用cpu集成在一个芯片上，方法包括：
93.步骤401，获取加解密算法，将目标数据的指示信息和安全处理信息封装成令牌请求；其中，安全处理信息包括：加解密算法的标识信息、密钥信息和请求对目标数据执行的处理功能，指示信息用于指示访问目标数据。
94.通用cpu端在使用加解密算法前，可以先验证该加解密算法是否包含在安全cpu的安全策略阵列中，如果包含，则使用该加解密算法，并将该加解密算法的标识信息封装在令牌请求中。
95.步骤402，发送令牌请求至令牌服务器。
96.步骤403，获取令牌服务器根据令牌请求返回的与令牌请求对应的令牌响应，令牌响应携带根据加解密算法和密钥信息访问目标数据并执行处理功能后获得的执行结果。
97.步骤404，获取执行结果。
98.通用cpu在获取到对本次需求的执行结果后，完成一次通过token的互动，可以根据执行结果看是否再需要通过令牌请求发送需求。关于安全方面的敏感数据存储于安全cpu中，每一次关于敏感数据的操作，都是通过通用cpu发送令牌请求，在安全cpu中执行并返回令牌响应，通用cpu无权直接访问安全cpu中存储的敏感数据，提高了敏感数据的安全性。
99.基于同一构思，本技术实施例还提供了一种数据处理装置，如图5，应用于安全cpu，安全cpu与通用cpu集成在一个芯片上，包括：
100.第一获取模块501，用于获取通用cpu发送的令牌请求，令牌请求包含目标数据的指示信息和安全处理信息；其中，安全处理信息包括：加解密算法的标识信息、密钥信息和请求对目标数据执行的处理功能，指示信息用于指示访问目标数据；
101.解析模块502，用于解析令牌请求，获取加解密算法、密钥信息和请求对目标数据执行的处理功能；加解密算法根据标识信息获取；
102.生成模块503，用于根据加解密算法和密钥信息访问目标数据并对目标数据执行处理功能，获得执行结果并生成令牌响应；令牌响应携带执行结果；
103.返回模块504，用于返回令牌响应至通用cpu。
104.本数据处理装置，通过令牌服务器和客户端的形式，实现对安全数据的保护，可有效防止通过外部非法访问敏感数据，提高了敏感数据的安全性。
105.本技术实施例还提供了另一种数据处理装置，如图6，应用于通用cpu，通用cpu与
安全cpu集成在一个芯片上，包括：
106.封装模块601，用于获取加解密算法，将目标数据的指示信息和安全处理信息封装成令牌请求；其中，安全处理信息包括：加解密算法的标识信息、密钥信息和请求对目标数据执行的处理功能，指示信息用于指示访问目标数据；
107.发送模块602，用于发送令牌请求至令牌服务器；
108.第二获取模块603，用于获取令牌服务器根据令牌请求返回的与令牌请求对应的令牌响应，令牌响应携带根据加解密算法和密钥信息访问目标数据并执行处理功能后获得的执行结果；
109.第三获取模块604，用于获取执行结果。
110.如图7所示，本技术实施例提供提供了一种电子设备，包括处理器111、通信接口112、存储器113和通信总线114，其中，处理器111，通信接口112，存储器113通过通信总线114完成相互间的通信，
111.存储器113，用于存放计算机程序；
112.在本技术一个实施例中，处理器111，用于执行存储器113上所存放的程序时，实现前述任意一个方法实施例提供的数据处理方法，应用于安全cpu，安全cpu与通用cpu集成在一个芯片上，数据处理方法包括：
113.获取通用cpu发送的令牌请求，令牌请求包含目标数据的指示信息和安全处理信息；其中，安全处理信息包括：加解密算法的标识信息、密钥信息和请求对目标数据执行的处理功能，指示信息用于指示访问目标数据；
114.解析令牌请求，获取加解密算法、密钥信息和请求对目标数据执行的处理功能；加解密算法根据标识信息获取；
115.根据加解密算法和密钥信息访问目标数据并对目标数据执行处理功能，获得执行结果并生成令牌响应；令牌响应携带执行结果；
116.返回令牌响应至通用cpu。
117.或者，应用于通用cpu，通用cpu与安全cpu集成在一个芯片上，数据处理方法包括：
118.获取加解密算法，将目标数据的指示信息和安全处理信息封装成令牌请求；其中，安全处理信息包括：加解密算法的标识信息、密钥信息和请求对目标数据执行的处理功能，指示信息用于指示访问目标数据；
119.发送令牌请求至令牌服务器；
120.获取令牌服务器根据令牌请求返回的与令牌请求对应的令牌响应，令牌响应携带根据加解密算法和密钥信息访问目标数据并执行处理功能后获得的执行结果；
121.获取执行结果。
122.上述终端提到的通信总线可以是外设部件互连标准(peripheral component interconnect，简称pci)总线或扩展工业标准结构(extended industry standard architecture，简称eisa)总线等。该通信总线可以分为地址总线、数据总线、控制总线等。为便于表示，图中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
123.通信接口用于上述终端与其他设备之间的通信。
124.存储器可以包括随机存取存储器(random access memory，简称ram)，也可以包括非易失性存储器(non
‑
volatile memory)，例如至少一个磁盘存储器。可选的，存储器还可
以是至少一个位于远离前述处理器的存储装置。
125.上述的处理器可以是通用处理器，包括中央处理器(central processing unit，简称cpu)、网络处理器(network processor，简称np)等；还可以是数字信号处理器(digital signal processing，简称dsp)、专用集成电路(application specific integrated circuit，简称asic)、现场可编程门阵列(field－programmable gate array，简称fpga)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
126.本技术实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如前述任意一个方法实施例提供的数据处理方法的步骤。
127.在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本技术实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(dsl))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，dvd)、或者半导体介质(例如固态硬盘solid state disk(ssd))等。
128.需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
129.以上所述仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。