半导体封装件及其形成方法与流程

1.本技术的实施例涉及半导体封装件及其形成方法。


背景技术：

2.随着人工智能(ai)、物联网(iot)和第5代移动通信技术(5g)高速运算的发展，需要使用异质整合方式将两种以上不同功能的芯片整合在一起，2.5维集成芯片(2.5d ic)封装是可整合更高性能的芯片并且保持小体积、低功耗的立体堆叠的方案，其中2.5d ic封装是将不同功能的芯片并排设置在中介层上，先经由微凸块通过中介层内的金属线连结，再以贯穿衬底通孔(tsv)连接下方的焊球，最后在设置于载体上。


技术实现要素：

3.针对相关技术中存在的问题，本发明的目的在于提供一种半导体封装件及其形成方法，以优化半导体封装件的性能。
4.为实现上述目的，本发明提供了一种形成半导体封装件的方法，包括：提供中介层，中介层上设置有复数个电子元件；在中介层的上表面上进行第一次模制，以形成包覆复数个电子元件的第一模制化合物；在中介层的下表面上设置复数个第一焊球；在中介层的下表面上进行第二次模制，以形成与中介层的下表面接触的第二模制化合物。
5.在一些实施例中，在进行第二次模制后，第二模制化合物包覆复数个第一焊球；执行平坦化工艺以去除第二模制化合物的部分和第一焊球的部分；在第一焊球的剩余部分上设置助溶剂；回流第一焊球的剩余部分以形成第二焊球。
6.在一些实施例中，第二焊球与第二模制化合物之间具有第一气隙。
7.在一些实施例中，在进行第二次模制后，第二模制化合物包覆复数个第一焊球；执行平坦化工艺以去除第二模制化合物的部分和第一焊球的部分；在第一焊球的剩余部分上设置焊料；回流焊料，使得焊料与第一焊球的剩余部分一起形成第三焊球。
8.在一些实施例中，第三焊球的部分周壁贴合第二模制化合物。
9.在一些实施例中，在设置复数个第一焊球之后，设置包覆复数个第一焊球的下部的释放层；在释放层和中介层之间填充第二模制化合物；去除释放层，以暴露复数个第一焊球的下部。
10.在一些实施例中，在将释放层包覆复数个第一焊球的下部之前，将释放层设置在铸模槽上，在填充第二模制化合物后，将铸模槽和释放层一同移除。
11.在一些实施例中，中介层的材料包括硅。
12.在一些实施例中，在完成第二次模制之后，对第一模制化合物、中介层和第二模制化合物进行切割，以得到单片化的半导体封装件。
13.在一些实施例中，复数个电子元件并排设置在中介层上，在切割后，半导体封装件包括两个或两个以上的电子元件。
14.本技术的实施例提供一种半导体封装件，其特征在于，包括：中介层；复数个电子
元件，位于中介层的上表面上；第一模制化合物，包覆复数个电子元件；多个焊球，位于中介层的下表面上；第二模制化合物，接触中介层的下表面并且围绕焊球，焊球相比于第二模制化合物暴露。
15.在一些实施例中，焊球和第二模制化合物之间具有第一气隙。
16.在一些实施例中，焊球的最大高度大于焊球的最大宽度。
17.在一些实施例中，第一模制化合物的侧壁、中介层的侧壁以及第二模制化合物的侧壁共面。
18.在一些实施例中，焊球的上部和第二模制化合物接触。
19.在一些实施例中，焊球的最大高度小于焊球的最大宽度。
20.在一些实施例中，复数个电子元件为具有不同功效的芯片。
21.在一些实施例中，中介层包含硅层。
22.在一些实施例中，中介层还包括位于硅层上下表面的上导电层和下导电层、以及穿过硅层连接上导电层和下导电层的导电柱。
23.在一些实施例中，第一模制化合物和第二模制化合物包括相同的材料。
附图说明
24.当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
25.图1至图11示出了本技术的半导体封装结构的形成过程。
26.图12至图17、图18至图20、图21至图22分别示出了本技术的半导体封装结构的形成过程的代替实施例。
具体实施方式
27.为更好的理解本技术实施例的精神，以下结合本技术的部分优选实施例对其作进一步说明。
28.本技术的实施例将会被详细的描示在下文中。在本技术说明书全文中，将相同或相似的组件以及具有相同或相似的功能的组件通过类似附图标记来表示。在此所描述的有关附图的实施例为说明性质的、图解性质的且用于提供对本技术的基本理解。本技术的实施例不应该被解释为对本技术的限制。
29.如本文中所使用，术语“大致”、“大体上”、“实质”及“约”用以描述及说明小的变化。当与事件或情形结合使用时，所述术语可指代其中事件或情形精确发生的例子以及其中事件或情形极近似地发生的例子。举例来说，当结合数值使用时，术语可指代小于或等于所述数值的
±
10％的变化范围，例如小于或等于
±
5％、小于或等于
±
4％、小于或等于
±
3％、小于或等于
±
2％、小于或等于
±
1％、小于或等于
±
0.5％、小于或等于
±
0.1％、或小于或等于
±
0.05％。举例来说，如果两个数值之间的差值小于或等于所述值的平均值的
±
10％(例如小于或等于
±
5％、小于或等于
±
4％、小于或等于
±
3％、小于或等于
±
2％、小于或等于
±
1％、小于或等于
±
0.5％、小于或等于
±
0.1％、或小于或等于
±
0.05％)，那么可认为所述两个数值“大体上”相同。
30.在本说明书中，除非经特别指定或限定之外，相对性的用词例如：“中央的”、“纵向的”、“侧向的”、“前方的”、“后方的”、“右方的”、“左方的”、“内部的”、“外部的”、“较低的”、“较高的”、“水平的”、“垂直的”、“高于”、“低于”、“上方的”、“下方的”、“顶部的”、“底部的”以及其衍生性的用词(例如“水平地”、“向下地”、“向上地”等等)应该解释成引用在讨论中所描述或在附图中所描示的方向。这些相对性的用词仅用于描述上的方便，且并不要求将本技术以特定的方向建构或操作。
31.另外，有时在本文中以范围格式呈现量、比率和其它数值。应理解，此类范围格式是用于便利及简洁起见，且应灵活地理解，不仅包含明确地指定为范围限制的数值，而且包含涵盖于所述范围内的所有个别数值或子范围，如同明确地指定每一数值及子范围一般。
32.再者，为便于描述，“第一”、“第二”、“第三”等等可在本文中用于区分一个图或一系列图的不同组件。“第一”、“第二”、“第三”等等不意欲描述对应组件。
33.现行大多数的封装结构皆是使用有机基板或陶瓷基板做为载体，然而，由于芯片与载体等异质材料之间的热传导系数(cte)差异而容易产生翘曲或断裂现象，最终将使得产品功能失效(例如：无法在极地环境/温度进行量子运算)。
34.下面将参照附图，对本技术的半导体封装件及其形成方法作具体阐述。
35.参见图1，将晶圆10切割成复数个电子元件12。在实施例中，电子元件12是芯片。
36.参见图2，提供位于载体22上的中介层20，将复数个电子元件12设置在中介层12上。在一些实施例中，中介层20是硅晶圆。在一些实施例中，通过粘合层24连接载体22和中介层20。在一些实施例中，复数个电子元件12包括功能不同的芯片，例如，特定应用集成电路(asic)芯片、高带宽存储器(high bandwidth memory,hbm)等。在一些实施例中，中介层20包含硅层26、位于硅层26上下表面的上导电层27和下导电层28、以及穿过硅层26连接上导电层27和下导电层28的导电柱29。
37.参见图3，进行回流工艺31以将复数个电子元件12电连接至中介层12，并将额外的助溶剂进行移除。
38.参见图4，将填充材料40设置在多个电子元件12和中介层20之间。在一些实施例中，填充材料40为有机胶材等，填充材料40保护电子元件12和中介层20的接合点，并且增强中介层20的强度。
39.参见图5，在中介层20的上表面上进行第一次模制，以形成包覆复数个电子元件12的第一模制化合物50。
40.参见图6，移除载体22。
41.参见图7，执行第一平坦化工艺，使得多个电子元件12的上表面和第一模制化合物50的上表面齐平。在一些实施例中，使用第一研磨工具71执行第一平坦化工艺。
42.参见图8，在中介层20的下表面上设置复数个第一焊球80。
43.参见图9，在一些实施例中，在中介层20的下表面上进行第二次模制，以形成与中介层20的下表面接触的第二模制化合物90。在进行第二次模制后，第二模制化合物90包覆复数个第一焊球80。在一些实施例中，第一模制化合物50和第二模制化合物90包括相同的材料。
44.参见图10，使用第二研磨工具101执行第二平坦化工艺以去除第二模制化合物90的部分和第一焊球80的部分。在一些实施例中，第二平坦化工艺去除第一焊球80的一半。
45.参见图11，在第一焊球80的剩余部分上设置助溶剂；回流第一焊球80的剩余部分以形成第二焊球110，在回流时，第二焊球110因内聚力而形成为细长型，即第二焊球110的最大高度大于第二焊球110的最大宽度，第二焊球110和第二模制化合物90之间具有第一气隙114。至此，形成了本技术的半导体封装件112。
46.图12至图17示出了图8至图11的代替实施例，参见图12，在形成多个第一焊球80后，进行第二回流工艺121以实现第一焊球80和中介层20的连接。
47.参见图13，执行等离子体工艺131将多余的助溶剂去除。
48.参见图14，在一些实施例中，在中介层20的下表面上进行第二次模制，以形成与中介层20的下表面接触的第二模制化合物90。在进行第二次模制后，第二模制化合物90包覆复数个第一焊球80。
49.参见图15，执行塑封后烘焙(post mold curing)工艺151固化第二模制化合物90。
50.参见图16，使用第三研磨工具161执行第三平坦化工艺以去除第二模制化合物90的部分和第一焊球80的部分。
51.参见图17，在第一焊球80的剩余部分上设置焊料；执行第三回流工艺171以回流焊料，使得焊料与第一焊球80的剩余部分一起形成第三焊球170。至此，形成了本技术的半导体封装件172。在一些实施例中，第三焊球170的高度为第二模制化合物90的高度的二倍，第三焊球170的部分周壁贴合第二模制化合物90。在一些实施例中，在设置焊料前，对第一焊球80旁的第二模制化合物90进行激光开孔，在设置焊料并回流后，形成的第三焊球170的最大高度小于第三焊球170的最大宽度。
52.图18至图20示出了图8至图11的代替实施例，参见图18，在形成多个第一焊球80后，将释放层180设置在铸模槽上，并将释放层180包覆复数个第一焊球80的下部。释放层180的材料例如但不限制为在高温具有弹性的材料。
53.参见图19，在释放180和中介层20之间填充第二模制化合物90，并执行第二塑封后烘焙(post mold curing)工艺191固化第二模制化合物90。
54.参见图20，将铸模槽和释放180一同移除，以暴露复数个第一焊球80的下部。
55.图21至图22示出了图10至图11的代替实施例，参见图21，使用第四研磨工具211执行第四平坦化工艺以去除第二模制化合物90的部分和第一焊球80的部分。
56.参见图22，在第二平坦化工艺之后，对第一焊球80的剩余部分旁的第二模制化合物90进行镭射开孔，并在第一焊球80的剩余部分上设置焊料；回流第一焊球80的剩余部分以及焊料以形成第四焊球220，第二气隙210位于第四焊球220及第二模制化合物90之间。
57.本技术的附图是以一个单位的半导体封装件为例，在实际的制作过程中，中介层20为整个硅晶圆，在完成制作流程后，进行单片化工艺以形成附图所示的单片化的半导体封装件。在一些实施例中，单片化工艺包括切割，在切割后，第一模制化合物50、第二模制化合物90以及中介层20的侧壁共面，并且每个单片化的半导体封装件包括复数个电子元件12。
58.本技术的实施例将中介层设置为硅晶圆，其热传导系数与其上设置的芯片的热传导系数相近，减缓了由热传导系数不同而造成的翘曲。
59.本技术的实施例提供一种半导体封装结构(例如，2.5d半导体封装结构)及其制造方法，主要以硅晶圆、硅基板(substrate)或硅中介层(interposer)取代现行封装体所使用
的陶瓷基板或有机基板，其中硅晶圆、硅基板或硅中介层的热膨胀系数(cte)与设置于上方之硅芯片的cte相当，避免了因cte差异所造成的电路功能失效问题；此外，硅基板或硅中介层下方设置焊球后再包覆模制化合物，之后再进行回流工艺，可有效提升焊球层级的稳定性，其中硅中介层上表面的电子元件可借由单一硅中介层上的线路进行电性连接。
60.以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。