MOS器件的制作方法与流程

mos器件的制作方法
技术领域
1.本技术涉及半导体制造技术领域，具体涉及一种mos器件的制作方法。


背景技术：

2.参考图1，其示出了通过相关技术中提供的制作方法制备得到的金属
‑
氧化物半导体场效应晶体管(metal
‑
oxide
‑
semiconductor field
‑
effect transistor,mosfet，以下简称为“mos”)器件的剖面示意图；参考图2，其示出了间隙原子在沟道较长的mos器件的衬底中的浓度分布；参考图3，其示出了间隙原子在沟道较短的mos器件的衬底中的浓度分布。
3.如图1所示，衬底110上形成有栅氧120，栅氧120上形成有栅极130，通过源漏(source drain，sd)注入后，栅极130两侧的衬底110中形成有第一重掺杂区111和第二重掺杂区112。栅极130的俯视形状为矩形，以该矩形的长为x轴，以垂直于x轴且平行于衬底110的表面平面的方向为y轴，以各薄膜层的厚度的方向为z轴进行说明。
4.在进行sd注入时，会产生间隙原子，这些间隙原子会被吸收到栅氧层120中，栅氧化层120中的间隙原子会形成中间较少，重掺杂区两侧较多的分布(可参考图2中的间隙原子分布)，当器件的沟道缩短时，沟道中间部分的间隙原子也会很高(可参考图3中的间隙原子分布)，这些间隙原子会影响栅极130中的杂质的穿透(penetration)，从而引起“短沟道效应”(short
‑
channel effects，sce)，降低了器件的可靠性。


技术实现要素：

5.本技术提供了一种mos器件的制作方法，可以解决相关技术中提供的mos器件由于间隙原子影响杂质从多晶硅向沟道穿透所导致的短沟道效应的问题。
6.一方面，本技术实施例提供了一种mos器件的制作方法，包括：
7.提供一衬底，所述衬底上形成有栅氧，所述栅氧上形成有栅极；
8.进行sd注入，在所述栅极和衬底中注入杂质，在所述栅极两侧的衬底中分别形成第一重掺杂区和第二重掺杂区；
9.进行热处理，通过控制所述热处理的温度和/或时间，使所述栅极中的杂质通过扩散进入所述mos器件的沟道。
10.可选的，所述热处理的温度低于1000摄氏度(℃)。
11.可选的，所述热处理的时间小于30秒(s)。
12.可选的，所述栅氧的厚度小于100埃
13.可选的，当所述第一重掺杂区为所述mos器件的源端时，所述第二重掺杂区为所述mos器件的漏端；
14.当所述第一重掺杂区为所述mos器件的漏端时，所述第二重掺杂区为所述mos器件的源端。
15.可选的，所述mos器件为pmos器件，所述杂质包括硼(b)元素。
16.可选的，所述mos器件为nmos器件，所述杂质包括磷(p)元素。
17.本技术技术方案，至少包括如下优点：
18.通过在mos器件的制作过程中，在进行sd注入后，进行热处理，通过控制热处理的温度和/或时间，使栅极中的杂质通过扩散进入mos器件的沟道，从而减小了器件的阈值电压的“偏离”，降低了短沟道效应，提高了器件的可靠性。
附图说明
19.为了更清楚地说明本技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
20.图1是通过相关技术中提供的制作方法制备得到mos器件的剖面示意图；
21.图2是间隙原子在沟道较长的mos器件的衬底中的浓度分布；
22.图3是间隙原子在沟道较短的mos器件的衬底中的浓度分布；
23.图4是本技术一个示例性实施例提供的mos器件的制作方法的流程图；
24.图5是相关技术和本技术实施例中提供mos器件的阈值电压
‑
沟道长度曲线。
具体实施方式
25.下面将结合附图，对本技术中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本技术保护的范围。
26.在本技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
27.在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。
28.此外，下面所描述的本技术不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
29.在mos器件中，杂质穿透越多，阈值电压(threshold voltage，v
t
)会降低，因此长沟道器件的阈值电压的降低至较之短沟道器件要更多，从而随着杂质穿透的量增多，阈值电压的“偏离(roll off)”随之减小，对于短沟道器件，甚至能够实现阈值电压的“卷曲(roll up)”。
30.鉴于此，本技术实施例中，在mos器件的制作过程中，可通过在sd注入后进行热处理，控制热处理的温度和/或时间，使栅极中的杂质通过扩散进入沟道；和/或，通过在mos器
件的栅氧的形成过程中，通过控制栅氧的厚度提高杂质的扩散，从而减小阈值电压的“偏离”，降低了短沟道效应，提高器件的可靠性。
31.参考图4，其示出了本技术一个示例性实施例提供的mos器件的制作方法的流程图，该方法包括：
32.步骤401，提供一衬底，该衬底上形成有栅氧，该栅氧上形成有栅极。
33.示例性的，在步骤401之前，还包括：在衬底上形成栅氧，在栅氧上形成多晶硅层，采用光刻工艺在栅极所在的区域覆盖光阻，进行刻蚀，去除除栅极所在区域以外其它区域的多晶硅层和栅氧，剩余的多晶硅层形成栅极，去除光阻。
34.其中，可通过炉管氧化工艺在衬底表面形成栅氧。由于栅氧的厚度与杂质的穿透相关，因此可在栅氧形成的步骤中，通过控制栅氧的厚度对杂质的穿透进行改善。可选的，可通过将栅氧的厚度控制在小于100埃，能够大幅改善后期sd注入时，杂质从栅极穿透至沟道。
35.步骤402，进行sd注入，在栅极和衬底中注入杂质，在栅极两侧的衬底中分别形成第一重掺杂区和第二重掺杂区。
36.其中，当第一重掺杂区为mos器件的源端时，第二重掺杂区为mos器件的漏端；当第一重掺杂区为mos器件的漏端时，第二重掺杂区为所述mos器件的源端。
37.本技术实施例中，若mos器件为pmos器件，则注入的杂质包括硼元素；若mos器件为nmos器件，则注入的杂质包括磷元素。
38.步骤403，进行热处理，通过控制热处理的温度和/或时间，使栅极中的杂质通过扩散进入mos器件的沟道。
39.可选的，可将热处理的温度控制为低于1000摄氏度，能够提高杂质从栅极至沟道的扩散；和/或，将热处理的时间控制为小于30秒，能够提高杂质从栅极至沟道的扩散。
40.参考图5，其示出了相关技术中提供的mos器件和本技术实施例提供的mos器件的阈值电压
‑
沟道长度曲线。如图5所示，通过本技术实施例提供的制作方法制作的mos器件，其阈值电压随沟道长度的变化不会发生较大的变化。
41.综上所述，本技术实施例中，通过在mos器件的制作过程中，在进行sd注入后，进行热处理，通过控制热处理的温度和/或时间，和/或，通过控制栅氧的厚度，使栅极中的杂质通过扩散进入mos器件的沟道，从而减小了器件的阈值电压的“偏离”，降低了短沟道效应，提高了器件的可靠性。
42.显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本技术创造的保护范围之中。