半导体集成电路的制作方法

技术特征：
1.一种半导体集成电路，其特征在于，包括：应接终端的多个对象引脚，使能引脚，以及与所述多个对象引脚对应的多个终端电路；所述多个终端电路分别包括：串联设于对应的对象引脚与接地之间的第1电阻和第1晶体管，设于对应的对象引脚与所述第1晶体管的控制电极之间的第2电阻，以及使能电路，该使能电路的输出节点与所述第1晶体管的控制电极连接，在(i)所述使能引脚为第1状态时，从所述输出节点灌电流，在(ii)所述使能引脚为第2状态时，将所述输出节点固定为低电平。2.一种半导体集成电路，其特征在于，包括：应接终端的多个对象引脚，使能引脚，以及与所述多个对象引脚对应的多个终端电路；所述多个终端电路分别包括：串联设于对应的对象引脚与接地之间的第1电阻和第1晶体管，设于对应的对象引脚与所述第1晶体管的控制电极之间的第2电阻，以及使能电路，该使能电路的输出节点与所述第1晶体管的控制电极连接，在(i)所述使能引脚为第1状态时，具有比所述第2电阻大的输出阻抗，在(ii)所述使能引脚为第2状态时，具有比所述第2电阻小的输出阻抗。3.如权利要求1或2所述的半导体集成电路，其特征在于，所述使能电路包括：设于所述输出节点与接地之间的第2晶体管，以及根据所述使能引脚的状态使所述第2晶体管的状态变化的偏置电路。4.如权利要求3所述的半导体集成电路，其特征在于，所述偏置电路构成为：在所述使能引脚为所述第1状态时，向所述第2晶体管的控制电极施加相对较低的电压，在所述使能引脚为所述第2状态时，向所述第2晶体管的控制电极施加相对较高的电压。5.如权利要求3或4所述的半导体集成电路，其特征在于，所述偏置电路包括：一端与所述使能引脚连接的第3电阻，以及第3晶体管，该第3晶体管的高电位侧的电极和控制电极与所述第3电阻的另一端连接，低电位侧的电极与所述使能引脚连接。6.如权利要求5所述的半导体集成电路，其特征在于，所述第3晶体管的背栅极接地。7.如权利要求1或2所述的半导体集成电路，其特征在于，所述使能电路包括使从所述对象引脚流向所述使能引脚的电流折返，并从所述输出节点灌流的电流镜电路。8.如权利要求1至7的任意一项所述的半导体集成电路，其特征在于，
所述使能引脚为低阻抗或高阻抗。9.如权利要求1至8的任意一项所述的半导体集成电路，其特征在于，所述多个终端电路分别还包括设于所述第1晶体管的控制电极与接地之间的齐纳二极管。10.如权利要求1至9的任意一项所述的半导体集成电路，其特征在于，所述半导体集成电路为usb(universal serial bus：通用串行总线)pd(power delivery：功率输送)控制器；所述多个对象引脚为2个cc(configuration channel：配置信道)引脚。

技术总结
半导体集成电路(600)包括与多个对象引脚(P1)～(P#)对应的多个终端电路(610_1)～(610_N)。多个终端电路(610_1)～(610_N)分别包括串联设于对应的对象引脚(P#)与接地之间的第1电阻(R1)和第1晶体管(M1)。在对应的对象引脚(P#)与第1晶体管(M1)的控制电极之间设有第2电阻(R2)。使能电路(620)的输出节点(622)与第1晶体管(M1)的控制电极连接，在(i)使能引脚(EN)为第1状态时，从输出节点(622)灌电流Is，在(ii)使能引脚为第2状态时，将输出节点(622)固定为低电平。(622)固定为低电平。(622)固定为低电平。


技术研发人员：宫长晃一
受保护的技术使用者：罗姆股份有限公司
技术研发日：2020.03.18
技术公布日：2021/11/4