优化过孔反焊盘走线的方法、电路板、设备和存储介质与流程

1.本发明属于印刷电路板设计技术领域，特别涉及优化过孔反焊盘走线的方法、电路板、设备和存储介质。


背景技术：

2.随着微电子技术的快速发展,信号的上升沿越来越快,高速电路产生的传输线效应日趋严重。对于目前主流的高速电路,pcb工程师必须采用基于传输线理论的高速pcb设计技术才能确保电路正常工作。特性阻抗设计和控制是解决高速电路传输线效应的核心和基础,受到越来越多的pcb工程师和制造商的重视。要获得最终的高精度特性阻抗电路板产品,需要从pcb设计、加工和阻抗测试等多个方面进行控制。高精度特性阻抗设计的必要性特性阻抗设计的目的是让同一信号在其传输路径上具有相同的阻抗值,即阻抗匹配。在高速pcb中,当信号链路上阻抗不匹配时,会引起信号畸变、电磁辐射发射加重以及反射等问题。在传统数字系统设计中，高速互联现象常常可以忽略不计，因为它们对系统的性能影响很微弱。然而，随着计算机技术的不断发展，在众多决定系统性能的因素里，高速互联现象正起着主导作用，常常导致一些不可预见问题的出现，极大的增加了系统设计的复杂性。因此在高速链路设计中，要尽量优化各个模块，借助仿真工具提前评估设计可行性及风险点，并依据仿真结果优化设计，提高系统设计成功率，缩短研发周期。在服务器系统高速信号链路设计过程中，链路阻抗的优化设计尤其重要，若链路阻抗连续性较差，会引起信号反射、增加链路损耗，进而影响信号传输质量，甚至导致设计失败。在链路设计中，过孔是影响链路阻抗连续性的重要原因，高频情况下过孔会附带表现出寄生容性和寄生感性，这就使得过孔处成为阻抗不连续点，因此在过孔处进行阻抗优化显得尤为重要。
3.在高速链路设计中，针对过孔处的阻抗不连续的问题，往往是仅对信号孔进行优化设计，有方式是通过改变反焊盘的大小去改变过孔处的阻抗特性，反焊盘大小不同会使过孔与参考平面间的容性不同，进而优化阻抗特性，减小阻抗不连续。针对较高速率的信号如pcie gen4，往往需要对信号孔进行背钻，去除多余的过孔孔壁，减小via stub(过孔残桩)从而提高链路阻抗一致性。虽然这种设计方法能够改变过孔处的阻抗，减小阻抗不连续性，但由于不同过孔的长度、残桩长度不同，需要反焊盘的大小也不同，这使得板卡制作工艺复杂，增加成本。另一方面，针对有背钻的超高速过孔，仅仅通过反焊盘优化仍然可能达不到设计要求，这使得上述方法变得局限。


技术实现要素：

4.为了解决上述技术问题，本发明提出了优化过孔反焊盘走线的方法、电路板、设备和存储介质，在优化过孔阻抗时，除了通过改变反焊盘尺寸以外，还可以对反焊盘区域内的走线方式进行优化，这样能进一步优化过孔阻抗，提高链路阻抗连续性，降低信号反射，有效提高信号传输质量。
5.为实现上述目的，本发明采用以下技术方案：
6.优化过孔反焊盘走线的方法，包括以下步骤：针对不同尺寸的过孔反焊盘，以第一距离的第一数值为初始值，第二数值为步长进行遍历，确定过孔阻抗最小时对应的第一距离；所述第一距离为过孔反焊盘内差分线耦合位置距离差分信号孔中间的直线距离。
7.进一步的，所述第一数值为0mil或者所述过孔反焊盘的半径。
8.进一步的，当第一数值为0mil时，所述第二数值为大于0小于过孔反焊盘半径的任意值；当第一数值为所述过孔反焊盘的半径时，所述第二数值为小于0，且绝对值小于过孔反焊盘半径的任意值。
9.进一步的，当过孔反焊盘的半径小于第一阈值时，第一距离与过孔反焊盘的半径的关系为：第一距离＝2*过孔反焊盘的半径
‑
10mil。
10.进一步的，当过孔反焊盘的半径大于第二阈值，且小于过孔反焊盘的半径设计最大值时，第一距离与过孔反焊盘的半径的关系为：第一距离＝75
‑
2*过孔反焊盘的半径。
11.进一步的，所述方法还包括对过孔反焊盘内的信号孔背钻。
12.进一步的，所述信号孔背钻深度的确定方法为：
13.根据信号的走线和印刷电路板的厚度计算过孔残桩的厚度；
14.根据所述过孔残桩的厚度确定信号孔背钻的深度。
15.本发明还提出了印刷电路板，所述印刷电路板采用优化过孔反焊盘走线的方法加工而成；所述印刷电路板制作的方法为：针对不同尺寸的过孔反焊盘，以第一距离的第一数值为初始值，第二数值为步长进行遍历，确定过孔阻抗最小时对应的第一距离；所述第一距离为过孔反焊盘内差分线耦合位置距离差分信号孔中间的直线距离。
16.本发明还提出了印刷电路板的过孔反焊盘走线优化设备，包括：
17.存储器，用于存储计算机程序；
18.处理器，用于执行所述计算机程序时实现优化过孔反焊盘走线的方法步骤。
19.本发明还提出了计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现优化过孔反焊盘走线的方法步骤。
20.发明内容中提供的效果仅仅是实施例的效果，而不是发明所有的全部效果，上述技术方案中的一个技术方案具有如下优点或有益效果：
21.本发明提出了优化过孔反焊盘走线的方法、电路板、设备和存储介质。该方法包括针对不同尺寸的过孔反焊盘，以第一距离的第一数值为初始值，第二数值为步长进行遍历，确定过孔阻抗最小时对应的第一距离；第一距离为过孔反焊盘内差分线耦合位置距离差分信号孔中间的直线距离。本发明中针对不同的反焊盘尺寸，需要在反焊盘区域进行不同方式的布线设计，将这两者结合起来进而找到最优的设计。通常情况下，当反焊盘半径小于23mil时，此时过孔处容性较大，阻抗降低较严重，可以适当增加d值，建议为2*antipad
‑
10mil，即让差分线推迟耦合，适当提升阻抗。当反焊盘半径大于25mil且小于35mil时(常规设计antipad半径不超过35mil)，此时过孔处容性减小，阻抗回升，可以让差分线尽早耦合，建议为75
‑
2*antipad，提高链路整体阻抗一致性。本发明在高速链路设计时需要关注过孔处的阻抗特性，在优化过孔阻抗时，除了通过改变反焊盘尺寸以外，还可以对反焊盘区域内的走线方式进行优化，这样能进一步优化过孔阻抗，提高链路阻抗连续性，降低信号反射，有效提高信号传输质量。
22.本发明还可以在对反焊盘区域内的走线方式进行优化的同时，对反焊盘区域内的
信号孔进行背钻，更好的优化过孔阻抗，提高链路阻抗的连续性，更好的提高信号传输质量。
23.基于本发明公开的优化过孔反焊盘走线的方法，本发明还提出了印刷电路板、印刷电路板的过孔反焊盘走线优化设备和存储介质，也具有上述优化过孔反焊盘走线的方法的作用，在此不做赘述。
附图说明
24.如图1为本发明实施例1某pcie gen4链路的过孔排布设计示意图；
25.如图2为本发明实施例1某pcie gen4链路的过孔设计设计三维图；
26.如图3为本发明实施例1某pcie gen4链路针对信号孔进行背钻的示意图；
27.如图4为本发明实施例1某pcie gen4过孔反焊盘设计示意图；
28.如图5为本发明实施例1过孔antipad区域走线第一设计图；
29.如图6为本发明实施例1过孔antipad区域走线第二设计图；
30.如图7为本发明实施例1中反焊盘半径为15mil对应的tdr波形仿真图；
31.如图8为本发明实施例1中反焊盘半径为20mil对应的tdr波形仿真图；
32.如图9为本发明实施例1中反焊盘半径为25mil对应的tdr波形仿真图；
33.如图10为本发明实施例1中反焊盘半径为30mil对应的tdr波形仿真图。
具体实施方式
34.为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
35.实施例1
36.为进一步说明本发明的设计方法，以某特定过孔为例进行详细说明，如图1给出了某pcie gen4链路的过孔设计，其中信号孔完成孔半径4mil，via pad(过孔焊盘)半径10mil。该过孔上信号走线为l1层换层到l5层。如图2给出了中某pcie gen4链路的过孔设计三维图。过孔的目标控制阻抗为85ohm
±
2ohm。
37.由于信号速率较高，该过孔有51mil的via stub(过孔残桩)，因此该信号孔进行背钻设计，背钻深度41mil，如图3给出了过孔的背钻情况，只针对信号孔进行背钻。图4表示了过孔的antipad设计情况,将antipad半径设置为变量antipad，以15mil为初始值，以5mil为步长进行遍历，最大为30mil。
38.本发明实施例1对antipad区域的布线方法进行优化。优化过孔反焊盘走线的方法，包括以下步骤：针对不同尺寸的过孔反焊盘，以第一距离的第一数值为初始值，第二数值为步长进行遍历，确定过孔阻抗最小时对应的第一距离；所述第一距离为过孔反焊盘内差分线耦合位置距离差分信号孔中间的直线距离。
39.第一数值为0mil或者过孔反焊盘的半径。当第一数值为0mil时，第二数值为大于0
小于过孔反焊盘半径的任意值；当第一数值为过孔反焊盘的半径时，第二数值为小于0，且绝对值小于过孔反焊盘半径的任意值。
40.当过孔反焊盘的半径小于第一阈值时，第一距离与过孔反焊盘的半径的关系为：第一距离＝2*过孔反焊盘的半径
‑
10mil。当过孔反焊盘的半径大于第二阈值，且小于过孔反焊盘的半径设计最大值时，第一距离与过孔反焊盘的半径的关系为：第一距离＝75
‑
2*过孔反焊盘的半径。
41.针对不同的antipad尺寸，需要在antipad区域进行不同方式的布线设计，将这两者结合起来进而找到最优的设计。通常情况下，当antipad半径小于23mil时，此时过孔处容性较大，阻抗降低较严重，可以适当增加d值，建议为2*antipad
‑
10mil，即让差分线推迟耦合，适当提升阻抗。当antipad半径大于25mil且小于35mil时(常规设计antipad半径不超过35mil)，此时过孔处容性减小，阻抗回升，可以让差分线尽早耦合，建议为75
‑
2*antipad，提高链路整体阻抗一致性。
42.如图5为本发明实施例1过孔antipad区域走线第一设计图；如图6为本发明实施例1过孔antipad区域走线第二设计图，针对某特定尺寸的antipad，antipad区域的布线可以有多种形式，将差分线耦合位置距离差分信号孔中间的直线距离d作为变量进行研究,以0mil为初始值，以5mil为步长进行遍历，最大为30mil。其中最大值为反焊盘的半径。本技术中初始值可以从0mil开始，也可以从最大值开始。根据不同的初始值设计遍历的步长，遍历的区域从d等于0至d等于反焊盘半径。
43.针对上述过孔进行阻抗仿真，如图7为本发明实施例1中反焊盘半径为15mil对应的tdr波形仿真图。首先找到最优的antipad布线方式，即过孔处阻抗变化最小对应的参数d，此时为20mil,这种情况对应的最大偏差阻抗为78.56ohm，次设计不符合设计要求。其中波形信息：
44.m7 tdr差分信号阻抗；设置信息：反焊盘半径15mil；d＝0mil；
45.m6 tdr差分信号阻抗；设置信息：反焊盘半径15mil；d＝
‑
5mil；
46.m5 tdr差分信号阻抗；设置信息：反焊盘半径15mil；d＝
‑
10mil；
47.m4 tdr差分信号阻抗；设置信息：反焊盘半径15mil；d＝
‑
15mil；
48.m3 tdr差分信号阻抗；设置信息：反焊盘半径15mil；d＝
‑
20mil；
49.m2 tdr差分信号阻抗；设置信息：反焊盘半径15mil；d＝
‑
25mil；
50.m1 tdr差分信号阻抗；设置信息：反焊盘半径15mil；d＝
‑
30mil；
51.如图8为本发明实施例1中反焊盘半径为20mil对应的tdr波形仿真图。首先找到最优的antipad布线方式，即过孔处阻抗变化最小对应的参数d，此时为30mil,这种情况对应的最大偏差阻抗为82.43ohm，次设计不符合设计要求。其中曲线信息：
52.m7 tdr差分信号阻抗；设置信息：反焊盘半径20mil；d＝0mil；
53.m6 tdr差分信号阻抗；设置信息：反焊盘半径20mil；d＝
‑
5mil；
54.m5 tdr差分信号阻抗；设置信息：反焊盘半径20mil；d＝
‑
10mil；
55.m4 tdr差分信号阻抗；设置信息：反焊盘半径20mil；d＝
‑
15mil；
56.m3 tdr差分信号阻抗；设置信息：反焊盘半径20mil；d＝
‑
20mil；
57.m2 tdr差分信号阻抗；设置信息：反焊盘半径20mil；d＝
‑
25mil；
58.m1 tdr差分信号阻抗；设置信息：反焊盘半径20mil；d＝
‑
30mil；
59.如图9为本发明实施例1中反焊盘半径为25mil对应的tdr波形仿真图。首先找到最优的antipad布线方式，即过孔处阻抗变化最小对应的参数d，此时为25mil,这种情况对应的最大偏差阻抗为87.02ohm，次设计不符合设计要求。其中曲线信息：
60.m7 tdr差分信号阻抗；设置信息：反焊盘半径25mil；d＝0mil；
61.m6 tdr差分信号阻抗；设置信息：反焊盘半径25mil；d＝
‑
5mil；
62.m5 tdr差分信号阻抗；设置信息：反焊盘半径25mil；d＝
‑
10mil；
63.m4 tdr差分信号阻抗；设置信息：反焊盘半径25mil；d＝
‑
15mil；
64.m3 tdr差分信号阻抗；设置信息：反焊盘半径25mil；d＝
‑
20mil；
65.m2 tdr差分信号阻抗；设置信息：反焊盘半径25mil；d＝
‑
25mil；
66.m1 tdr差分信号阻抗；设置信息：反焊盘半径25mil；d＝
‑
30mil；
67.如图10为本发明实施例1中反焊盘半径为30mil对应的tdr波形仿真图。首先找到最优的antipad布线方式，即过孔处阻抗变化最小对应的参数d，此时为20mil,这种情况对应的最大偏差阻抗为86.74ohm。次设计符合设计要求。其中曲线信息：
68.m7 tdr差分信号阻抗；设置信息：反焊盘半径30mil；d＝0mil；
69.m6 tdr差分信号阻抗；设置信息：反焊盘半径30mil；d＝
‑
5mil；
70.m5 tdr差分信号阻抗；设置信息：反焊盘半径30mil；d＝
‑
10mil；
71.m4 tdr差分信号阻抗；设置信息：反焊盘半径30mil；d＝
‑
15mil；
72.m3 tdr差分信号阻抗；设置信息：反焊盘半径30mil；d＝
‑
20mil；
73.m2 tdr差分信号阻抗；设置信息：反焊盘半径30mil；d＝
‑
25mil；
74.m1 tdr差分信号阻抗；设置信息：反焊盘半径30mil；d＝
‑
30mil；
75.通过上述仿真可以看出，针对不同的antipad尺寸，需要在antipad区域进行不同方式的布线设计，将这两者结合起来进而找到最优的设计。通常情况下，当antipad半径小于23mil时，此时过孔处容性较大，阻抗降低较严重，可以适当增加d值，建议为2*antipad
‑
10mil，即让差分线推迟耦合，适当提升阻抗。当antipad半径大于25mil且小于35mil时(常规设计antipad半径不超过35mil)，此时过孔处容性减小，阻抗回升，可以让差分线尽早耦合，建议为75
‑
2*antipad，提高链路整体阻抗一致性。
76.本发明提出的优化过孔反焊盘走线的方法，在进行阻抗优化时还包括对过孔反焊盘内的信号孔背钻。
77.信号孔背钻深度的确定方法为：根据信号的走线和印刷电路板的厚度计算过孔残桩的厚度；根据过孔残桩的厚度确定信号孔背钻的深度。
78.过孔残桩的厚度＝印刷电路板的厚度
‑
(l1至l
n
的厚度)；
79.其中l1为信号线第一层；所述l
n
为信号层的第n层。
80.过孔残桩的厚度确定信号孔背钻的深度的方法为：信号孔背钻的深度＝过孔残桩的厚度
‑
10mil。增加了信号孔背钻，可以更好的优化阻抗特征。
81.本文提出了在高速链路设计时需要关注过孔处的阻抗特性，在优化过孔阻抗时，除了通过改变antipad尺寸以外，还可以对antipad区域内的走线方式进行优化，这样能进一步优化过孔阻抗，提高链路阻抗连续性，降低信号反射，有效提高信号传输质量。
82.本发明还可以在对反焊盘区域内的走线方式进行优化的同时，对反焊盘区域内的信号孔进行背钻，更好的优化过孔阻抗，提高链路阻抗的连续性，更好的提高信号传输质
量。
83.实施例2
84.基于本发明实施例1提出的优化过孔反焊盘走线的方法，本发明实施例2提出了一种印刷电路板。印刷电路板采用优化过孔反焊盘走线的方法加工而成；印刷电路板制作的方法为：针对不同尺寸的过孔反焊盘，以第一距离的第一数值为初始值，第二数值为步长进行遍历，确定过孔阻抗最小时对应的第一距离；所述第一距离为过孔反焊盘内差分线耦合位置距离差分信号孔中间的直线距离。
85.第一数值为0mil或者过孔反焊盘的半径。当第一数值为0mil时，所述第二数值为大于0小于过孔反焊盘半径的任意值；当第一数值为所述过孔反焊盘的半径时，第二数值为小于0，且绝对值小于过孔反焊盘半径的任意值。
86.当过孔反焊盘的半径小于第一阈值时，第一距离与过孔反焊盘的半径的关系为：第一距离＝2*过孔反焊盘的半径
‑
10mil。当过孔反焊盘的半径大于第二阈值，且小于过孔反焊盘的半径设计最大值时，第一距离与过孔反焊盘的半径的关系为：第一距离＝75
‑
2*过孔反焊盘的半径。
87.第一数值为0mil或者过孔反焊盘的半径。
88.当第一数值为0mil时，第二数值为大于0小于过孔反焊盘半径的任意值；当第一数值为所述过孔反焊盘的半径时，第二数值为小于0，且绝对值小于过孔反焊盘半径的任意值。
89.针对不同的antipad尺寸，需要在antipad区域进行不同方式的布线设计，将这两者结合起来进而找到最优的设计。通常情况下，当antipad半径小于23mil时，此时过孔处容性较大，阻抗降低较严重，可以适当增加d值，建议为2*antipad
‑
10mil，即让差分线推迟耦合，适当提升阻抗。当antipad半径大于25mil且小于35mil时(常规设计antipad半径不超过35mil)，此时过孔处容性减小，阻抗回升，可以让差分线尽早耦合，建议为75
‑
2*antipad，提高链路整体阻抗一致性。
90.本发明提出的优化过孔反焊盘走线的方法，在进行阻抗优化时还包括对过孔反焊盘内的信号孔背钻。
91.信号孔背钻深度的确定方法为：根据信号的走线和印刷电路板的厚度计算过孔残桩的厚度；根据过孔残桩的厚度确定信号孔背钻的深度。
92.过孔残桩的厚度＝印刷电路板的厚度
‑
(l1至l
n
的厚度)；
93.其中l1为信号线第一层；所述l
n
为信号层的第n层。
94.过孔残桩的厚度确定信号孔背钻的深度的方法为：信号孔背钻的深度＝过孔残桩的厚度
‑
10mil。增加了信号孔背钻，可以更好的优化阻抗特征。
95.本文提出了在高速链路设计时需要关注过孔处的阻抗特性，在优化过孔阻抗时，除了通过改变antipad尺寸以外，还可以对antipad区域内的走线方式进行优化，这样能进一步优化过孔阻抗，提高链路阻抗连续性，降低信号反射，有效提高信号传输质量。
96.本发明还可以在对反焊盘区域内的走线方式进行优化的同时，对反焊盘区域内的信号孔进行背钻，更好的优化过孔阻抗，提高链路阻抗的连续性，更好的提高信号传输质量。
97.实施例3
98.基于本发明实施例1提出的优化过孔反焊盘走线的方法，本发明实施例3提出了印刷电路板的过孔反焊盘走线优化设备，包括：
99.存储器，用于存储计算机程序；处理器，用于执行计算机程序时实现优化过孔反焊盘走线的方法步骤。方法的过程为：
100.针对不同尺寸的过孔反焊盘，以第一距离的第一数值为初始值，第二数值为步长进行遍历，确定过孔阻抗最小时对应的第一距离；所述第一距离为过孔反焊盘内差分线耦合位置距离差分信号孔中间的直线距离。
101.第一数值为0mil或者过孔反焊盘的半径。当第一数值为0mil时，所述第二数值为大于0小于过孔反焊盘半径的任意值；当第一数值为所述过孔反焊盘的半径时，第二数值为小于0，且绝对值小于过孔反焊盘半径的任意值。
102.当过孔反焊盘的半径小于第一阈值时，第一距离与过孔反焊盘的半径的关系为：第一距离＝2*过孔反焊盘的半径
‑
10mil。当过孔反焊盘的半径大于第二阈值，且小于过孔反焊盘的半径设计最大值时，第一距离与过孔反焊盘的半径的关系为：第一距离＝75
‑
2*过孔反焊盘的半径。
103.第一数值为0mil或者过孔反焊盘的半径。
104.当第一数值为0mil时，第二数值为大于0小于过孔反焊盘半径的任意值；当第一数值为所述过孔反焊盘的半径时，第二数值为小于0，且绝对值小于过孔反焊盘半径的任意值。
105.针对不同的antipad尺寸，需要在antipad区域进行不同方式的布线设计，将这两者结合起来进而找到最优的设计。通常情况下，当antipad半径小于23mil时，此时过孔处容性较大，阻抗降低较严重，可以适当增加d值，建议为2*antipad
‑
10mil，即让差分线推迟耦合，适当提升阻抗。当antipad半径大于25mil且小于35mil时(常规设计antipad半径不超过35mil)，此时过孔处容性减小，阻抗回升，可以让差分线尽早耦合，建议为75
‑
2*antipad，提高链路整体阻抗一致性。
106.本发明提出的优化过孔反焊盘走线的方法，在进行阻抗优化时还包括对过孔反焊盘内的信号孔背钻。
107.信号孔背钻深度的确定方法为：根据信号的走线和印刷电路板的厚度计算过孔残桩的厚度；根据过孔残桩的厚度确定信号孔背钻的深度。
108.过孔残桩的厚度＝印刷电路板的厚度
‑
(l1至l
n
的厚度)；
109.其中l1为信号线第一层；所述l
n
为信号层的第n层。
110.过孔残桩的厚度确定信号孔背钻的深度的方法为：信号孔背钻的深度＝过孔残桩的厚度
‑
10mil。增加了信号孔背钻，可以更好的优化阻抗特征。
111.本文提出了在高速链路设计时需要关注过孔处的阻抗特性，在优化过孔阻抗时，除了通过改变antipad尺寸以外，还可以对antipad区域内的走线方式进行优化，这样能进一步优化过孔阻抗，提高链路阻抗连续性，降低信号反射，有效提高信号传输质量。
112.本发明还可以在对反焊盘区域内的走线方式进行优化的同时，对反焊盘区域内的信号孔进行背钻，更好的优化过孔阻抗，提高链路阻抗的连续性，更好的提高信号传输质量。
113.需要说明：本发明技术方案还提供了一种电子设备，包括：通信接口，能够与其它
设备比如网络设备等进行信息交互；处理器，与通信接口连接，以实现与其它设备进行信息交互，用于运行计算机程序时，执行上述一个或多个技术方案提供的优化过孔反焊盘走线的方法，而所述计算机程序存储在存储器上。当然，实际应用时，电子设备中的各个组件通过总线系统耦合在一起。可理解，总线系统用于实现这些组件之间的连接通信。总线系统除包括数据总线之外，还包括电源总线、控制总线和状态信号总线。但是为了清楚说明起见，在图4中将各种总线都标为总线系统。本技术实施例中的存储器用于存储各种类型的数据以支持电子设备的操作。这些数据的示例包括：用于在电子设备上操作的任何计算机程序。可以理解，存储器可以是易失性存储器或非易失性存储器，也可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(rom，read only memory)、可编程只读存储器(prom，programmable read
‑
only memory)、可擦除可编程只读存储器(eprom，erasable programmable read
‑
only memory)、电可擦除可编程只读存储器(eeprom，electrically erasable programmable read
‑
only memory)、磁性随机存取存储器(fram，ferromagnetic random access memory)、快闪存储器(flash memory)、磁表面存储器、光盘、或只读光盘(cd
‑
rom，compact disc read
‑
only memory)；磁表面存储器可以是磁盘存储器或磁带存储器。易失性存储器可以是随机存取存储器(ram，random accessmemory)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的ram可用，例如静态随机存取存储器(sram，static random access memory)、同步静态随机存取存储器(ssram，synchronous static random access memory)、动态随机存取存储器(dram，dynamic random access memory)、同步动态随机存取存储器(sdram，synchronousdynamic random access memory)、双倍数据速率同步动态随机存取存储器(ddrsdram，double data rate synchronous dynamic random access memory)、增强型同步动态随机存取存储器(esdram，enhanced synchronous dynamic random access memory)、同步连接动态随机存取存储器(sldram，synclink dynamic random access memory)、直接内存总线随机存取存储器(drram，direct rambus random access memory)。本技术实施例描述的存储器旨在包括但不限于这些和任意其它适合类型的存储器。上述本技术实施例揭示的方法可以应用于处理器中，或者由处理器实现。处理器可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器可以是通用处理器、dsp(digital signal processing，即指能够实现数字信号处理技术的芯片)，或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。处理器可以实现或者执行本技术实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者任何常规的处理器等。结合本技术实施例所公开的方法的步骤，可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于存储介质中，该存储介质位于存储器，处理器读取存储器中的程序，结合其硬件完成前述方法的步骤。处理器执行所述程序时实现本技术实施例的各个方法中的相应流程，为了简洁，在此不再赘述。
114.实施例4
115.基于本发明实施例1提出的优化过孔反焊盘走线的方法、本发明实施例4还提出了计算机可读存储介质，计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现优化过孔反焊盘走线的方法步骤。
116.方法的过程为：
117.针对不同尺寸的过孔反焊盘，以第一距离的第一数值为初始值，第二数值为步长进行遍历，确定过孔阻抗最小时对应的第一距离；所述第一距离为过孔反焊盘内差分线耦合位置距离差分信号孔中间的直线距离。
118.第一数值为0mil或者过孔反焊盘的半径。当第一数值为0mil时，所述第二数值为大于0小于过孔反焊盘半径的任意值；当第一数值为所述过孔反焊盘的半径时，第二数值为小于0，且绝对值小于过孔反焊盘半径的任意值。
119.当过孔反焊盘的半径小于第一阈值时，第一距离与过孔反焊盘的半径的关系为：第一距离＝2*过孔反焊盘的半径
‑
10mil。当过孔反焊盘的半径大于第二阈值，且小于过孔反焊盘的半径设计最大值时，第一距离与过孔反焊盘的半径的关系为：第一距离＝75
‑
2*过孔反焊盘的半径。
120.第一数值为0mil或者过孔反焊盘的半径。
121.当第一数值为0mil时，第二数值为大于0小于过孔反焊盘半径的任意值；当第一数值为所述过孔反焊盘的半径时，第二数值为小于0，且绝对值小于过孔反焊盘半径的任意值。
122.针对不同的antipad尺寸，需要在antipad区域进行不同方式的布线设计，将这两者结合起来进而找到最优的设计。通常情况下，当antipad半径小于23mil时，此时过孔处容性较大，阻抗降低较严重，可以适当增加d值，建议为2*antipad
‑
10mil，即让差分线推迟耦合，适当提升阻抗。当antipad半径大于25mil且小于35mil时(常规设计antipad半径不超过35mil)，此时过孔处容性减小，阻抗回升，可以让差分线尽早耦合，建议为75
‑
2*antipad，提高链路整体阻抗一致性。
123.本发明提出的优化过孔反焊盘走线的方法，在进行阻抗优化时还包括对过孔反焊盘内的信号孔背钻。
124.信号孔背钻深度的确定方法为：根据信号的走线和印刷电路板的厚度计算过孔残桩的厚度；根据过孔残桩的厚度确定信号孔背钻的深度。
125.过孔残桩的厚度＝印刷电路板的厚度
‑
(l1至l
n
的厚度)；
126.其中l1为信号线第一层；所述l
n
为信号层的第n层。
127.过孔残桩的厚度确定信号孔背钻的深度的方法为：信号孔背钻的深度＝过孔残桩的厚度
‑
10mil。增加了信号孔背钻，可以更好的优化阻抗特征。
128.本文提出了在高速链路设计时需要关注过孔处的阻抗特性，在优化过孔阻抗时，除了通过改变antipad尺寸以外，还可以对antipad区域内的走线方式进行优化，这样能进一步优化过孔阻抗，提高链路阻抗连续性，降低信号反射，有效提高信号传输质量。
129.本发明还可以在对反焊盘区域内的走线方式进行优化的同时，对反焊盘区域内的信号孔进行背钻，更好的优化过孔阻抗，提高链路阻抗的连续性，更好的提高信号传输质量。
130.本技术实施例还提供了一种存储介质，即计算机存储介质，具体为计算机可读存储介质，例如包括存储计算机程序的存储器，上述计算机程序可由处理器执行，以完成前述方法所述步骤。计算机可读存储介质可以是fram、rom、prom、eprom、eeprom、flash memory、磁表面存储器、光盘、或cd
‑
rom等存储器。
131.本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、rom、ram、磁碟或者光盘等各种可以存储程序代码的介质。或者，本技术上述集成的单元如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。基于这样的理解，本技术实施例的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台电子设备(可以是个人计算机、服务器、或者网络设备等)执行本技术各个实施例所述方法的全部或部分。而前述的存储介质包括：移动存储设备、rom、ram、磁碟或者光盘等各种可以存储程序代码的介质。
132.本技术实施例提供的优化过孔反焊盘走线的设备和存储介质中相关部分的说明可以参见本技术实施例1提供的优化过孔反焊盘走线的方法中对应部分的详细说明，在此不再赘述。
133.需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。另外，本技术实施例提供的上述技术方案中与现有技术中对应技术方案实现原理一致的部分并未详细说明，以免过多赘述。
134.上述虽然结合附图对本发明的具体实施方式进行了描述，但并非对本发明保护范围的限制。对于所属领域的技术人员来说，在上述说明的基础上还可以做出其它不同形式的修改或变形。这里无需也无法对所有的实施方式予以穷举。在本发明的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围以内。