半导体元件的制作方法与流程

1.本发明涉及半导体制作工艺领域，尤其是涉及一种简化半导体存储元件中制作浮置栅极(floating gate)结构的方法。


背景技术：

2.半导体存储器为计算机或电子产品中用于存储资料或数据的半导体元件，其可大概分为挥发性存储器(volatile)与非挥发性存储器，其中非挥发性存储器由于具有不因电源供应中断而造成存储数据遗失的特性，而被广泛地使用。
3.然而，随着计算机微处理器的功能越来越强大，对大容量且低成本的存储器的需求也越来越高。为了满足此一趋势以及半导体科技对高集成度持续的挑战，存储器结构愈趋微缩，而存储器结构的制作工艺愈趋复杂。同时由于制作工艺变得更复杂且步骤也变得更多，因此也拉长了制作工艺的总时间。
4.举例来说，现有制作半导体元件中的浮置栅极的材料层(例如多晶硅层)时，可能分别在离子掺杂步骤、平坦化步骤后以及退火步骤后都会进行清洗步骤，如此一来虽然可以即时清洗基底上所残留的杂质，但是也增加了制作工艺了步骤且拉长制作工艺的总时数。


技术实现要素：

5.为了解决以上问题，本发明提出一种半导体元件的制作方法，可以缩短半导体制作工艺的时间。
6.本发明的一实施例中，提供一种半导体元件的制作方法，包含提供一基底，在该基底上沉积一材料层，对该材料层进行一平坦化步骤，移除部分该材料层，在该平坦化步骤之后，对剩余的该材料层进行一掺杂步骤，以及进行一清洗步骤，同时移除该平坦化步骤后所产生的杂质以及该掺杂步骤后所产生的杂质。
7.本发明的特征在于，制作浮置栅极的材料层(例如多晶硅层)时，先进行平坦化步骤以降低材料层的厚度，然后进行离子掺杂步骤，以充分地将离子掺杂到材料层中。值得注意的是，在平坦化步骤以及离子掺杂步骤的过程都分别会产生不必要的杂质，而本发明在离子掺杂步骤后才进行清洗步骤，同时清除平坦化步骤以及离子掺杂步骤的过程分别产生的杂质，以达到节省步骤的功效。
附图说明
8.图1为制作本发明半导体元件的流程图；
9.图2至图5为制作本发明半导体元件的剖面结构示意图。
10.主要元件符号说明
11.100:基底
12.102:元件区
13.103:衬垫层
14.104:逻辑区
15.106:浅沟隔离
16.108:多晶硅层
17.109:杂质
18.p1:平坦化步骤
19.p2:离子掺杂步骤
20.p3:spm清洗步骤
21.p4:rca清洗步骤
22.s101:步骤
23.s102:步骤
24.s103:步骤
25.s104:步骤
26.s105:步骤
27.s105:步骤
28.s107:步骤
29.s108:步骤
30.s109:步骤
31.s110:步骤
具体实施方式
32.为使熟悉本发明所属技术领域的一般技术人员能更进一步了解本发明，下文特列举本发明的优选实施例，并配合所附的附图，详细说明本发明的构成内容及所欲达成的功效。
33.为了方便说明，本发明的各附图仅为示意以更容易了解本发明，其详细的比例可依照设计的需求进行调整。在文中所描述对于图形中相对元件的上下关系，在本领域的人都应能理解其是指物件的相对位置而言，因此都可以翻转而呈现相同的构件，此都应同属本说明书所揭露的范围，在此容先叙明。
34.请参考图1，图1绘示制作本发明半导体元件的流程图，并请同时参考图2至图5，图2至图5提供了制作本发明半导体元件的剖面结构示意图。首先，如图1的步骤s101以及图2所示，提供一基底100，多个浅沟隔离106形成于基底中，以及一衬垫层103形成于基底100上，如图2所示，提供一基底100，基底100上定义有一元件区102以及一逻辑区104。其中元件区102通常包含有后续形成的位线、字符线等元件，而逻辑区104内则通常包含有读取/写入电路以及/或其他电路的晶体管，以支持存储器元件的运行。一般而言，元件区102内的元件具有较大的元件密度，也就是各元件排列得更加紧密，至于逻辑区104内的元件排列较为松散，元件密度较小。
35.仍参考图2，基底100中形成有多个浅沟隔离106，位于元件区102以及逻辑区104内。其中浅沟隔离106通常是呈现线型且平行排列。在本实施例中，浅沟隔离106的上表面较基底100的表面更高。浅沟隔离106的材质例如为氧化硅，但不限于此。
36.除此之外，在基底100与各多晶硅层108之间还包含有衬垫层103，衬垫层的材质例如是氧化硅，或是由氧化硅与氮化硅所组成的复合层。其中衬垫层103例如以临场蒸气产生技术(issg)等方式形成，该技术属于本领域的现有技术，在此不多加赘述。
37.另外，虽然图2中没有绘出，但在本实施例中，基底100中可进行掺杂步骤，形成p型阱或是n型阱位于基底100中，以用于后续制作半导体存储器元件。该些技术特征属于本领域的技术人员已知相关知识，在此不多加赘述。
38.接下来，如图1的步骤s102:形成一多晶硅材料层。同时请参考第3图，沉积一多晶硅层108覆盖浅沟隔离106以及衬垫层103。多晶硅层108可以用于制作后续所需的浮置栅极结构(floating gate，fg)的材料层。本实施例中，以例如沉积等方式，将未掺杂的多晶硅沉积在浅沟隔离106以及衬垫层103上，沉积的过程中例如可以同时通入硅烷(sih4)等气体，而沉积的厚度在本实施例中例如约为4000埃，但本发明不限于此，也可以依照实际需求调整多晶硅层108的厚度，此外其他的制作工艺参数也可以依照需求而调整。
39.接下来，如图1的步骤s103:进行一刷洗步骤(scrubber)，以清除多晶硅层上的杂质。本步骤的目的在于，由于上述以沉积的方式形成多晶硅层108的过程中，可能会在机台内的腔体中掉落一些尺寸较大的杂质或粒子于多晶硅层108表面，该些粒子可能会影响后续制作工艺，因此在后续步骤进行之前，先进行一次清洗步骤，例如是利用高压水枪进行冲洗，以清除该些多晶硅层108表面的粒子或杂质。在一些实施例中，高压水枪也可搭配毛刷清洁以提高清洁效果。上述步骤又可以称为刷洗步骤(scrubber)。另外值得注意的是，在本发明中，步骤s103并非必要的程序，也就是说，在一些实施例中，如果评估制作工艺中掉落的粒子数量在可容许范围内(例如沉积步骤的时间较短)，也可以省略步骤s103的刷洗步骤。
40.接着进行图1的步骤s104:进行一平坦化步骤，以及步骤s105:进行一离子掺杂步骤。请同时参考图4，如图4所示，进行一平坦化步骤p1，例如以一化学机械研磨(cmp)等方式，移除部分的多晶硅层108，直到露出浅沟隔离106的上表面为止。然后，进行一离子掺杂步骤p2，对剩余的多晶硅层108进行掺杂。本实施例中，在进行平坦化步骤p1后，多晶硅层108的厚度例如由原先的大约4000埃降至约1000以下，例如约950埃，但上述厚度仅为本发明的一示例，本发明不以此为限制。离子掺杂步骤p2例如为掺杂所需的离子至多晶硅层108中，使其带有一定的电荷(例如为n型电荷)。
41.值得注意的是，在上述平坦化步骤p1的过程中，可能会产生一部分的杂质残留在多晶硅层108的表面，然后在该步骤中暂时不清洁该些杂质，就直接进行上述离子掺杂步骤p2。也就是说，在本发明中，平坦化步骤p1与离子掺杂步骤p2之间，并未进行其他步骤，尤其是清洗步骤。而现有技术中，几乎都会在平坦化步骤之后进行清洗步骤以将杂质清除，本发明则是刻意先省略此处的清洗步骤。另外，在离子掺杂步骤p2的过程中也会产生一些杂质。因此，在离子掺杂步骤p2之后，剩余的多晶硅层108表面残留有杂质109，其中杂质109是由平坦化步骤p1的过程中以及离子掺杂步骤p2的过程中所共同产生。
42.接着，进行一次或多次清洗步骤，以清除上述残留于多晶硅层表面的杂质。如图1的步骤s106:进行一spm清洗步骤；步骤s107:进行一rca清洗步骤。同时参考图5，如图5所示，进行一spm清洗步骤p3，该清洗步骤又可以称为caro’s清洗步骤，主要是将基底100浸泡于硫酸、双氧水与水的混和溶液中一定时间(本实施例中例如600秒)。接着进行一rca清洗
步骤p4，rca清洗步骤p4可包含sc1清洗步骤与/或sc2清洗步骤(两者其一或两者都有)，其中sc1清洗的溶液主要包含氨水、双氧水与纯水的混和溶液，而sc2清洗的溶液主要包含盐酸、双氧水与纯水的混和溶液。另外在上述rca清洗步骤p4中，可以选择性地同时进行超音波震荡清洗，但不限于此。经由上述清洗步骤，可以有效地移除残留在多晶硅层108表面的杂质109。也就是说，在spm清洗步骤p3与rca清洗步骤p4后，多晶硅层108表面的杂质109已经被移除。
43.与现有技术不同处在于，现有技术中在多晶硅层完成后，由于通常先进行离子掺杂步骤后才进行平坦化步骤，因此离子掺杂步骤中比较不容易将离子均匀地注入多晶硅层中(因为平坦化前的多晶硅层较厚)，且现有技术中在离子掺杂步骤后以及平坦化步骤后都分别进行清洗步骤(可能包含有spm清洗及/或rca清洗)，因此需要多次重复清洗。本发明的特征在于，先执行平坦化步骤然后才进行离子掺杂步骤，因此离子掺杂步骤较容易将离子均匀地注入多晶硅层中(因为平坦化后多晶硅层变薄)。此外，执行平坦化步骤后，暂时先不进行清洗步骤，而是待离子掺杂步骤也完成后才一起进行清洗。如此一来，可以达到节省步骤的功效，提高制作工艺效率。
44.值得注意的是，上述的步骤s106与步骤s107都属于清洗步骤，用于清洗残留在多晶硅层108表面的杂质。而本发明的其他实施例中，可以依照实际需求调整清洗步骤的次数、顺序等，例如可以在此省略部分的清洗步骤、或是额外加入其他的清洗步骤，都可属于本发明的涵盖范围内。
45.后续可继续进行其他步骤，以完成由多晶硅层所形成的浮置栅极(floating gate)结构，包含步骤s108:对多晶硅层进行热退火步骤以活化(activate)掺杂的离子，例如以快速升温制作工艺处理(rtp)的方式加温至大约摄氏1000度，时间大约20秒。步骤s109:选择性地对多晶硅层进行清洗，例如以上述的高压水枪(scrubber)清洗步骤，以及步骤s110:对多晶硅层进行回蚀刻步骤。在回蚀刻步骤完成后，在基底上形成浮置栅极结构(图未示)。该些步骤属于本领域的现有技术，在此不多加赘述。
46.此外，后续可继续进行其他步骤，以完成半导体存储器元件。例如在浮置栅极结构上方形成其他材料层(例如ono结构以及控制栅极等)。由于该些技术属于本领域的现有技术，在此不多加赘述。
47.综合以上各附图与说明书段落，在本发明的一实施例中，提供一种半导体元件的制作方法，包含提供一基底100，在该基底100上沉积一材料层(多晶硅层108)，对该材料层进行一平坦化步骤p1，移除部分该材料层，在该平坦化步骤p1之后，对剩余的该材料层进行一离子掺杂步骤p2，以及进行一清洗步骤(spm清洗步骤p3、rca清洗步骤p4、高压水枪清洗步骤s109)，同时移除该平坦化步骤p1后所产生的杂质109以及该离子掺杂步骤p2后所产生的杂质109。
48.在本发明的一实施例中，其中该材料层包含有多晶硅层108。
49.在本发明的一实施例中，其中该清洗步骤包含有一标准清洗步骤(spm)p3、一rca清洗步骤p4以及一高压水枪清洗步骤(s109)及其组合。
50.在本发明的一实施例中，在该清洗步骤的过程中，进行一热退火步骤(s108)。
51.在本发明的一实施例中，其中该热退火步骤(s108)是在该rca清洗步骤p4之后，且在该高压水枪清洗步骤(s109)之前所执行。
52.在本发明的一实施例中，其中该标准清洗步骤p3包含以一硫酸、双氧水以及水的混和溶液进行清洗。
53.在本发明的一实施例中，其中该标准清洗步骤p4包含以一氨水、双氧水以及水的混和溶液(又称sc1清洗)，或是一盐酸、双氧水以及水的混和溶液(又称sc2清洗)进行清洗。
54.在本发明的一实施例中，其中在执行该平坦化步骤p1与执行该离子掺杂步骤p2之间，不包含执行其他步骤。
55.在本发明的一实施例中，其中还包含有形成多个浅沟隔离106，部分位于该基底100内，且部分该浅沟隔离106突出该基底的一表面。
56.在本发明的一实施例中，其中该平坦化步骤包含有一化学机械研磨(cmp)步骤。
57.在本发明的一实施例中，其中在该化学机械研磨(cmp)步骤之前，还包含执行另一高压水枪清洗步骤(s103)，以移除该基底上的多个颗粒杂质。
58.在本发明的一实施例中，在该清洗步骤之后，还包含对该材料层进行一回蚀刻步骤(s110)，移除部分的该材料层，且剩余的该材料层在该基底上形成至少一浮置栅极结构(floating gate)。
59.在本发明的一实施例中，在该平坦化步骤执行后，该材料层的厚度低于1000埃。
60.本发明的特征在于，制作浮置栅极的材料层(例如多晶硅层)时，先进行平坦化步骤以降低材料层的厚度，然后进行离子掺杂步骤，以充分地将离子掺杂到材料层中。值得注意的是，在平坦化步骤以及离子掺杂步骤的过程都分别会产生不必要的杂质，而本发明在离子掺杂步骤后才进行清洗步骤，同时清除平坦化步骤以及离子掺杂步骤的过程分别产生的杂质，以达到节省步骤的功效。
61.以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。