一种双向SiCJFET器件及其制造方法与流程

本发明涉及碳化硅功率半导体器件，尤其涉及一种双向sic jfet器件及其制造方法。

背景技术：

1、碳化硅器件适合应用于高压大电流、高温、高频等工况，替代硅基器件后能够显著提升电力变换的效率、降低电力变换的损耗，目前已广泛应用于高端的开关电源、新能源汽车obc以及新能源汽车主电驱中。

2、现有的碳化硅功率开关器件多为单向开关，仅能实现单一方向的导通和关断。为了进一步简化电路拓扑、提高功率密度、拓展四象限运行和能量双向流动功能，传统的碳化硅单向开关需要反向串联使用。然而，反向串联方案极大增加了控制策略的复杂度，同时使导通损耗翻倍，严重时容易导致电路烧毁。

3、目前已有部分双向开关器件的尝试，但现有双向开关器件普遍存在导通电阻高、耐压能力不足的问题，难以满足高压大电流应用场景的需求。此外，sic器件制造中通常采用离子注入工艺实现掺杂，但该工艺存在杂质原子的散射和拖尾效应，难以精准控制多层结构各自的掺杂浓度和厚度，制约了器件性能的进一步提升。

技术实现思路

1、有鉴于此，本发明的目的在于提出一种双向sic jfet器件及其制造方法，以解决现有双向开关器件导通电阻高、耐压能力不足以及离子注入工艺难以精准控制多层结构掺杂浓度和厚度的至少一个问题。

2、基于上述目的，本发明提供了一种双向sic jfet器件，包括：

3、第一导电类型的sic衬底；

4、缓冲层，位于所述sic衬底上方，所述缓冲层的掺杂浓度自底部向顶部逐渐减小；

5、多个第二导电类型的导电层和多个第一导电类型的控制/耐压层，在所述缓冲层上方沿垂直方向交替层叠设置，且最下层为所述导电层，最上层为所述控制/耐压层，所述导电层与所述控制/耐压层之间形成pn结；

6、第二导电类型的源区和漏区，分别位于交替层叠设置的所述导电层和所述控制/耐压层的沿水平方向的相对两侧；

7、第一沟槽和第二沟槽，分别位于所述源区和所述漏区沿所述第一水平方向的外侧，所述第一沟槽和所述第二沟槽内分别设置有源电极和漏电极；

8、栅电极，设置于最上层的所述控制/耐压层的上方，且位于所述源区与所述漏区之间的中点区域，所述栅电极与每一层所述控制/耐压层电性连接。

9、优选地，多个所述导电层的掺杂浓度和厚度分别相同，多个所述控制/耐压层的掺杂浓度和厚度分别相同；所述导电层和所述控制/耐压层的层数分别至少为一层。

10、优选地，导电层的掺杂浓度为1e15 cm-3～1e17 cm⁻³，厚度为0.2 μm～1.0 μm；

11、当所述pn结零偏或正偏时，所述导电层内的耗尽层厚度小于所述导电层的厚度，多个所述导电层同时形成漏源之间的导电通道，当所述pn结反偏时，所述导电层内的耗尽层厚度不小于所述导电层的厚度，多个所述导电层同时被完全耗尽。

12、优选地，控制/耐压层的掺杂浓度为1e17 cm-3～1e19 cm-3，厚度为0.2 μm～1.0 μm；

13、当所述pn结反偏时，所述控制/耐压层内的耗尽层厚度小于所述控制/耐压层的厚度，随着漏源电压的增大，所述控制/耐压层被逐步耗尽。

14、优选地，缓冲层的底部掺杂浓度与所述sic衬底的掺杂浓度相同，所述缓冲层的顶部掺杂浓度与所述控制/耐压层的掺杂浓度相同，所述缓冲层与所述源区、所述漏区分别形成pn结；

15、所述缓冲层与所述控制/耐压层共同构成resurf结构，随着漏源电压的增大，耗尽区扩展至所述缓冲层内部。

16、优选地，双向sic jfet器件具有双向导通和双向阻断功能，所述源区与所述漏区的定义能够互换，所述源电极与所述漏电极的定义同步互换。

17、优选地，交替层叠结构还具有与所述第一水平方向垂直的第二水平方向，所述交替层叠结构在所述第二水平方向的相对两侧设置有第一导电类型的侧面控制/耐压层；

18、所述侧面控制/耐压层沿所述第二水平方向的外侧设置有第三沟槽和第四沟槽，所述第三沟槽和所述第四沟槽的底部延伸至所述缓冲层；

19、所述栅电极还覆盖于所述侧面控制/耐压层的表面以及所述第三沟槽和第四沟槽底部裸露的所述缓冲层的表面，所述侧面控制/耐压层用于将所述栅电极的控制信号传导至每一层所述控制/耐压层。

20、本发明还提供一种双向sic jfet器件的制造方法，包括以下步骤：

21、s1、在第一导电类型的sic衬底上部，外延生长第一导电类型的缓冲层，所述缓冲层的掺杂浓度自底部向顶部逐渐减小；

22、s2、在所述缓冲层上部，外延生长第二导电类型的导电层；

23、s3、在所述导电层上部，外延生长第一导电类型的控制/耐压层；

24、s4、重复步骤s2和s3至少一次，以在所述缓冲层上方形成交替层叠设置的多个所述导电层和多个所述控制/耐压层；

25、s5、在所述交替层叠结构沿第一水平方向的相对两侧，刻蚀形成第一沟槽和第二沟槽，并通过离子注入在所述第一沟槽和所述第二沟槽的底部及内侧形成第二导电类型的源区和漏区；

26、s6、在所述交替层叠结构沿第二水平方向的相对两侧，刻蚀形成第三沟槽和第四沟槽，并通过离子注入在所述第三沟槽和所述第四沟槽的内侧形成第一导电类型的侧面控制/耐压层，所述第二水平方向垂直于所述第一水平方向；

27、s7、在最上层的所述控制/耐压层的上方形成层间介质层；

28、s8、形成源电极、漏电极和栅电极。

29、优选地，步骤s2中所述导电层的掺杂浓度为1e15 cm-3～1e17 cm-3，厚度为0.2 μm～1.0 μm；

30、步骤s3中所述控制/耐压层的掺杂浓度为1e17 cm-3～1e19 cm-3，厚度为0.2 μm～1.0 μm。

31、优选地，步骤s5中所述第一沟槽和所述第二沟槽的深度不超过第一层所述控制/耐压层，所述源区和所述漏区的掺杂浓度为1e19 cm-3～1e21 cm-3；

32、步骤s6中所述第三沟槽和所述第四沟槽的深度不小于第一层所述导电层，所述侧面控制/耐压层的掺杂浓度为1e17 cm-3～1e19 cm-3。

33、本发明的有益效果：

34、本发明提供了一种双向sic jfet器件，包括交替设置的多个第二导电类型导电层和第一导电类型控制/耐压层，形成交替设置的多层pn结结构，当pn结零偏或轻微正偏时，多个导电层同时承担漏源之间的导电通道，得益于多个导电层的并联属性，等效导通电阻极低。当pn结反偏时多个导电层同时被耗尽，漏源之间彻底关断。所述器件包括从顶部至底部掺杂浓度逐渐升高的缓冲层，与控制/耐压层组成resurf结构，当漏源电压逐渐升高时，栅电极和高压侧之间的控制/耐压层、缓冲层被逐步耗尽，抑制电场强度同时承受高阻断电压。所述器件的源区和漏区的定义可互相转换，相应地，源电极和漏电极的定义同步互相转换，具有双向低阻导通、双向高压阻断功能。本发明同时公开了一种双向sic jfet器件的制造方法，在sic单晶衬底上通过渐变掺杂法制造具有缓变浓度分布的缓冲层，通过多次外延生长精准控制每个导电层和控制/耐压层的掺杂浓度和厚度。相较于离子注入工艺，所述多次外延方案有效避免了杂质原子的散射和拖尾，匹配所述器件对高精度掺杂浓度和厚度的设计要求。本发明结构简洁，实现方法简单，提升了双向器件的导通特性和耐高压特性。