半导体器件及其形成方法与流程

本技术涉及半导体，尤其涉及一种半导体器件及其形成方法。

背景技术：

1、随着半导体存储技术向高密度、低功耗方向发展，传统二维动态随机存取存储器（2d dynamic random access memory，2d dram）已面临尺寸微缩瓶颈，3d dram成为突破存储密度限制的关键方向，但栅控能力不足成为制约其电学性能提升的核心问题。

2、在3d dram的垂直位线（v-bl）架构中，位线（bl）沿垂直方向延伸，字线（wl）沿水平方向延伸。由于3d dram属于随机动态存储器，需要对每一根字线（wl）和位线（bl）进行单独控制，也就是说每一根字线都需要设置一个台阶区进行引出，这就导致台阶区（ss区）的占比会随着3d dram堆叠层数的增加而呈指数级上升。

3、因此，如何有效减少台阶区（ss区）的占比，成为制约3d dram向更高层数堆叠迭代的关键技术难题。

技术实现思路

1、本技术实施例提供一种半导体器件及其形成方法，在字线结构的端部连接选择器，可实现选择器对字线结构的精准控制，为多个字线结构共享一个台阶区奠定结构基础，从而可以减少台阶区的占比。

2、本技术一些实施例提供一种半导体器件，包括：字线结构，沿第一方向延伸；选择器，所述选择器包括栅极结构和有源层，所述栅极结构围绕所述有源层的表面设置，且至少暴露出所述有源层的部分侧壁，所述部分侧壁与所述字线结构沿所述第一方向的一端连接。

3、在一些实施例中，所述栅极结构包括相接触的选择控制线和多个第一栅极层，所述选择控制线沿第二方向延伸，所述第二方向与所述第一方向垂直；多个所述第一栅极层沿所述第二方向间隔设置，每个所述第一栅极层包围一个所述有源层的表面，且至少暴露出所述有源层的部分侧壁，所述第一栅极层背离所述有源层的一侧围绕所述选择控制线的侧壁设置。

4、在一些实施例中，还包括沿所述第二方向堆叠的多层绝缘层，所述选择控制线贯穿多层所述绝缘层，所述字线结构、所述第一栅极层和所述有源层均位于相邻两层所述绝缘层之间；其中，所述第一栅极层包括相连接的第一栅极部和第二栅极部，所述第一栅极部位于所述有源层与所述选择控制线之间，且与所述选择控制线的侧壁接触，所述第二栅极部位于所述有源层与所述绝缘层之间。

5、在一些实施例中，还包括第一隔离层，所述第一隔离层位于所述有源层与相邻的两层所述绝缘层之间，且所述第一隔离层位于所述第二栅极部与所述字线结构之间。

6、在一些实施例中，还包括：连接线，沿第三方向延伸，且与多个所述选择器连接，所述第三方向与所述第一方向相交；其中，所述有源层的部分侧壁与所述连接线连接，所述字线结构和所述连接线分别位于所述有源层沿第一方向的两侧。

7、在一些实施例中，所述字线结构包括：字线，沿所述第一方向延伸，所述字线沿所述第一方向的一端与所述有源层的部分侧壁连接；第二栅极层，连接在所述字线沿第三方向的两侧，所述第三方向与所述第一方向相交。

8、在一些实施例中，所述字线包括：沿所述第一方向相互平行的两条子字线；连接部，连接所述两条子字线靠近所述选择器的端部，所述连接部围绕所述有源层的部分侧壁设置。

9、在一些实施例中，还包括：字线缝隙结构，沿所述第一方向延伸；其中，所述字线中的两条所述子字线分别位于所述字线缝隙结构沿所述第三方向的两侧，所述连接部位于所述字线缝隙结构与所述有源层之间。

10、在一些实施例中，还包括：沟道结构，位于所述字线结构沿所述第三方向的两侧，一个所述第二栅极层包覆一个所述沟道结构的表面；沿第二方向延伸的电容结构，所述第二方向与所述第一方向和所述第三方向垂直，所述第二栅极层至少暴露出所述沟道结构的部分侧壁，所述部分侧壁与所述电容结构连接；沿所述第二方向延伸的位线结构，所述沟道结构和所述第二栅极层均围绕所述位线结构的侧壁设置。

11、在一些实施例中，还包括：第二隔离层，位于所述沟道结构的表面，且位于所述第二栅极层与所述电容结构之间；第三隔离层，位于第二栅极层与所述位线结构之间。

12、在一些实施例中，多个所述字线结构沿第三方向间隔排列，所述第三方向与所述第一方向相交，每个所述字线结构包括一个字线和多个第二栅极层，沿所述第一方向间隔排列的多个所述第二栅极层构成一个栅极组；多个所述电容结构位于相邻两个所述字线结构之间，沿所述第一方向间隔排列的多个所述电容结构成一个电容组；相邻两个所述字线之间设置有两个所述栅极组和一个所述电容组，一个所述电容组位于两个所述栅极组之间，且与两个所述栅极组连接。

13、在一些实施例中，还包括：第一隔离结构，位于相邻两个所述字线之间，且沿所述第三方向延伸；沿所述第一方向，所述第一隔离结构还位于相邻两个所述电容结构之间，以及相邻两个所述第二栅极层之间；第二隔离结构，位于相邻两个所述选择器之间，且沿所述第三方向延伸。

14、本技术实施例还提供一种半导体器件的形成方法，包括：形成选择器，所述选择器包括栅极结构和有源层，所述栅极结构围绕所述有源层的表面设置，且至少暴露出所述有源层的部分侧壁；形成沿第一方向延伸的字线结构，所述部分侧壁与所述字线结构沿所述第一方向的一端连接。

15、在一些实施例中，所述选择器的形成方法包括：形成堆叠结构，所述堆叠结构包括交替层叠设置的绝缘层和介质层；形成沿第二方向贯穿所述堆叠结构的选择控制线，所述第二方向与所述第一方向垂直；去除所述选择控制线周围的部分所述介质层，形成围绕所述选择控制线周围的第一空腔；在所述第一空腔的内壁依次形成第一栅极层、有源层，所述第一栅极层围绕所述有源层的表面且至少暴露出所述有源层的部分侧壁。

16、在一些实施例中，所述选择控制线和所述第一空腔的形成方法包括：形成沿所述第二方向贯穿所述堆叠结构的选择控制孔；通过所述选择控制孔去除部分所述介质层，形成与所述选择控制孔连通的第一空腔；在所述第一空腔内填充第一牺牲层，以及在所述选择控制孔内形成所述选择控制线。

17、在一些实施例中，所述第一栅极层的形成方法包括：形成沿所述第二方向贯穿所述堆叠结构的字线缝隙，所述字线缝隙位于所述选择控制线沿所述第一方向的两侧，且沿所述第一方向延伸；通过所述字线缝隙去除所述第一牺牲层；通过所述字线缝隙在所述第一空腔的内壁形成所述第一栅极层。

18、在一些实施例中，还包括：在形成所述有源层之前，在所述第一栅极层的表面形成绝缘结构；其中，所述绝缘结构包括栅绝缘层和第一隔离层，所述栅绝缘层位于所述有源层与所述第一栅极层之间，所述第一隔离层位于所述有源层与相邻的两层所述绝缘层之间，且位于所述第一栅极层与所述字线结构之间。

19、在一些实施例中，所述字线结构的形成方法包括：在去除所述第一牺牲层之前，通过所述字线缝隙去除部分所述介质层直至暴露出所述第一牺牲层，以形成沿所述第一方向延伸的字线槽；在所述字线槽内形成字线；形成沿所述第二方向延伸的位线孔，所述位线孔位于字线缝隙沿第三方向的两侧，所述第三方向与所述第一方向相交，且与所述第二方向垂直；通过所述位线孔去除部分所述介质层，形成与所述位线孔连通的第二空腔；在所述第二空腔的内壁形成第二栅极层，多个所述第二栅极层与所述字线接触。

20、在一些实施例中，还包括：在所述堆叠结构中形成沿所述第三方向延伸的第二隔离结构，多个选择控制孔沿所述第三方向间隔排布，所述第二隔离结构位于相邻两个所述选择控制孔之间；通过所述字线缝隙去除部分所述介质层，形成沿所述第三方向延伸的连接槽，所述选择控制孔位于所述字线槽与所述连接槽之间；在所述连接槽内形成连接线，所述连接线与多个所述选择器连接。

21、在一些实施例中，还包括：形成沿所述第二方向贯穿所述堆叠结构的初始电容孔，所述初始电容孔位于沿所述第三方向相邻两个所述第二栅极层之间；通过所述初始电容孔去除部分所述介质层，形成第三空腔，所述第三空腔与所述初始电容孔连通形成电容孔；通过所述第三空腔去除部分所述第二栅极层，形成凹槽；在所述凹槽内填充第二隔离层；在所述电容孔内形成电容结构，所述第二隔离层位于所述第二栅极层与所述电容结构之间。

22、本技术实施例的半导体器件中，在字线结构沿第一方向的一端连接有选择器中有源层的部分侧壁，通过选择器可以选择对单根字线结构进行单独控制，为多个字线结构共享一个台阶区奠定结构基础，从而可以减少台阶区的占比。同时，栅极结构围绕有源层的表面设置，能实现对有源层的全方位精准控制，有效减少漏电流，提升半导体器件的工作稳定性和可靠性。

23、本技术的其他特征和优点将在随后的具体实施方式部分予以详细说明。