半导体器件及其制造方法、存储器装置、存储器系统与流程

本公开涉及半导体，尤其涉及半导体器件及其制造方法、存储器装置、存储器系统。

背景技术：

1、近年来，半导体集成电路行业经历了快速发展，半导体器件的特征尺寸不断缩小，存储器的集成密度也越来越高，其性能也越来越强大。晶体管在存储器技术中扮演着不可替代的角色，其开关特性、稳定性等使其成为各类存储器实现数据存储与控制的基础。存储器的集成密度提高导致晶体管的尺寸不断缩小，如何改善晶体管的漏电问题成为了业界亟待解决的问题。

技术实现思路

1、本公开实施例提供了一种半导体器件及其制造方法、存储器装置、存储器系统。

2、根据本公开的第一个方面，提供了一种半导体器件，包括阵列排布的多个存储单元，所述存储单元包括晶体管，所述晶体管包括：

3、半导体主体，包括沿第一方向相对的第一端和第二端；

4、第一栅极，位于所述半导体主体沿第二方向的至少一侧，且处于所述第一端和所述第二端之间，所述第一栅极和所述半导体主体之间设有栅介质层；所述第二方向垂直于所述第一方向；

5、第二栅极，位于所述第一栅极沿所述第一方向的一侧，且所述第二栅极与所述第一栅极间隔设置；所述第二栅极与所述半导体主体之间设有第一复合层。

6、根据本公开的第二个方面，提供了一种半导体器件的制造方法，所述制造方法包括：

7、形成半导体主体，所述半导体主体包括沿第一方向相对的第一端和第二端；

8、在所述半导体主体沿第二方向的至少一侧形成第一栅极和栅介质层；所述第一栅极处于所述第一端和所述第二端之间，所述栅介质层位于所述第一栅极与所述半导体主体之间；所述第二方向垂直于所述第一方向；

9、形成第二栅极和第二复合层；所述第二栅极位于所述第一栅极沿所述第一方向的一侧且与所述第一栅极间隔设置，所述第一复合层位于所述第二栅极与所述半导体主体之间。

10、根据本公开的第三个方面，提供了一种存储器装置，包括：

11、阵列排布的多个存储单元，所述存储单元包括晶体管和电容器，所述晶体管包括半导体主体、第一栅极以及第二栅极，第二栅极位于所述第一栅极靠近所述电容器的一侧；

12、多条第一字线，耦接至多个所述存储单元的第一栅极；

13、多条第二字线，耦接至多个所述存储单元的第二栅极；

14、多条位线，耦接至多个所述存储单元的半导体主体；

15、外围电路，耦接至多条第一字线、多条第二字线及多条位线，被配置为：

16、在第一阶段，向选中第二字线施加第一电压，向选中位线施加第二电压；其中，所述第一电压大于所述第二电压；或者，

17、在第二阶段，向选中第二字线施加第三电压，向选中位线施加第四电压；其中，所述第三电压小于所述第四电压。

18、根据本公开的第四个方面，提供了一种存储器装置，包括：

19、阵列排布的多个存储单元，所述存储单元包括晶体管和电容器，所述晶体管包括半导体主体、第一栅极以及第三栅极，所述第三栅极位于所述第一栅极远离所述电容器的一侧；

20、多条第一字线，耦接至多个所述存储单元的第一栅极；

21、多条第三字线，耦接至多个所述存储单元的第三栅极；

22、多条位线，耦接至多个所述存储单元的半导体主体；

23、外围电路，耦接至多条第一字线、多条第三字线及多条位线，被配置为：

24、在第一阶段，向选中第三字线施加第一电压，向选中位线施加第二电压；其中，所述第一电压大于所述第二电压；或者，

25、在第二阶段，向选中第三字线施加第三电压，向选中位线施加第四电压；其中，所述第三电压小于所述第四电压。

26、根据本公开的第五个方面，提供了一种存储器系统，包括：

27、如本公开第一个方面所述的半导体器件；和/或，采用如本公开第二方面所述的半导体器件的制造方法制造的半导体器件；和/或，如本公开第三个方面所述的存储器装置；

28、存储器控制器，耦接于所述半导体器件和/或存储器装置，被配置为控制所述半导体器件和/或存储器装置执行操作。

29、本公开实施例中，在晶体管的半导体主体的一侧设置第一栅极和第二栅极，第一栅极和第二栅极彼此间隔。第一栅极与半导体主体之间设有栅介质层，第一栅极可以控制晶体管的开启和关断。第二栅极与半导体主体之间设有第一复合层。根据施加在第二栅极和半导体主体上的电压大小，可以使电子或空穴隧穿至第一复合层。晶体管处于关断状态下，若第一复合层捕获电子，能增大半导体主体局部的阈值电压，降低亚阈值泄漏电流。若第一复合层捕获空穴，能减弱第一复合层附近的电场，降低栅诱导漏极泄漏电流。通过第二栅极和第一复合层，能够逐位调控存储单元的漏电，以改善存储单元的漏电问题。

1.一种半导体器件，其特征在于，包括阵列排布的多个存储单元，所述存储单元包括晶体管，所述晶体管包括：

2.根据权利要求1所述的半导体器件，其特征在于，所述半导体主体包括：沿所述第一方向间隔设置的两个源漏区和位于两个所述源漏区之间的沟道区；

3.根据权利要求2所述的半导体器件，其特征在于，所述第一复合层与所述沟道区彼此隔离，且所述第一复合层与所述第一栅极彼此隔离。

4.根据权利要求1所述的半导体器件，其特征在于，所述第一复合层包括：沿着从所述半导体主体到所述第二栅极的方向依次层叠的第一介质层、第一电荷存储层和第二介质层。

5.根据权利要求4所述的半导体器件，其特征在于，所述第一电荷存储层的成分包括导电材料或者硅基氮化物。

6.根据权利要求4所述的半导体器件，其特征在于，所述栅介质层与至少部分所述第一介质层是一体的。

7.根据权利要求1所述的半导体器件，其特征在于，所述第一复合层的厚度大于所述栅介质层的厚度。

8.根据权利要求1所述的半导体器件，其特征在于，所述第一栅极和所述第二栅极位于所述半导体主体沿所述第二方向的同一侧；

9.根据权利要求1所述的半导体器件，其特征在于，所述第一栅极沿所述第一方向的第一长度大于所述第二栅极沿所述第一方向的第二长度。

10.根据权利要求1所述的半导体器件，其特征在于，所述第一栅极与所述第二栅极之间设有第一绝缘层，且所述第一栅极与所述第一复合层之间设有所述第一绝缘层。

11.根据权利要求1所述的半导体器件，其特征在于，所述第二栅极位于所述第一栅极与所述第一端之间；

12.根据权利要求11所述的半导体器件，其特征在于，所述半导体主体包括：沿着从所述第一端到所述第二端的方向依次设置的第一源漏区、沟道区和第二源漏区；

13.根据权利要求12所述的半导体器件，其特征在于，所述第二复合层与所述沟道区彼此隔离，且所述第二复合层与所述第一栅极彼此隔离。

14.根据权利要求11所述的半导体器件，其特征在于，所述第二复合层包括：沿着从所述半导体主体到所述第三栅极的方向依次层叠的第三介质层、第二电荷存储层和第四介质层；其中，

15.根据权利要求11所述的半导体器件，其特征在于，满足以下条件之一：

16.根据权利要求1或11所述的半导体器件，其特征在于，所述存储单元还包括电容器，位于所述半导体主体的第一端；

17.根据权利要求11所述的半导体器件，其特征在于，第二栅极、所述第一栅极和所述第三栅极沿所述第一方向依次并排设置；

18.一种半导体器件的制造方法，其特征在于，所述制造方法包括：

19.根据权利要求18所述的制造方法，其特征在于，所述形成半导体主体，包括：

20.根据权利要求19所述的制造方法，其特征在于，所述形成第一复合层，包括：

21.根据权利要求20所述的制造方法，其特征在于，所述栅介质层部分位于所述半导体主体和所述第一电荷存储层之间，作为所述第一介质层；

22.根据权利要求18或19所述的制造方法，其特征在于，所述第二栅极位于所述第一栅极与所述第一端之间；

23.根据权利要求22所述的制造方法，其特征在于，所述半导体主体包括沿着从所述第一端到所述第二端的方向依次设置的第一源漏区、沟道区和第二源漏区；

24.根据权利要求23所述的制造方法，其特征在于，所述形成第二复合层，包括：

25.根据权利要求24所述的制造方法，其特征在于，所述栅介质层部分位于所述半导体主体和所述第二电荷存储层之间，作为所述第三介质层；

26.一种存储器装置，其特征在于，包括：

27.根据权利要求26所述的存储器装置，其特征在于，所述外围电路被配置为：

28.根据权利要求26所述的存储器装置，其特征在于，所述外围电路被配置为：

29.根据权利要求26所述的存储器装置，其特征在于，所述存储单元还包括第三栅极，位于所述第一栅极远离所述电容器的一侧；所述存储器装置包括多条第三字线，耦接至所述多个存储单元的所述第三栅极；外围电路耦接至所述多条第三字线，被配置为：

30.一种存储器装置，其特征在于，包括：

31.根据权利要求30所述的存储器装置，其特征在于，所述存储单元还包括第二栅极，位于所述第一栅极靠近所述电容器的一侧；所述存储器装置包括多条第二字线，耦接至多个所述存储单元的第二栅极；外围电路耦接至多条第二字线，被配置为：

32.一种存储器系统，其特征在于，包括：