半导体结构的制作方法

摘要: 本技术实施例关于半导体结构,特别是关于调整顶部通道组件尺寸的半导体结构。背景技术:1、半导体集成电路产业已经历指数成长。集成电路材料与设计的技术进展,使每一代的...
半导体结构的制作方法

本技术实施例关于半导体结构,特别是关于调整顶部通道组件尺寸的半导体结构。

背景技术:

1、半导体集成电路产业已经历指数成长。集成电路材料与设计的技术进展,使每一代的集成电路比前一代具有更小且更复杂的电路。在集成电路演进中,功能密度(即单位晶片面积的内连线装置数目)通常随着几何尺寸(即采用的制作制程所能产生的最小构件或线路)缩小而增加。尺寸缩小的制程通常有利于增加产能并降低相关成本。

2、尺寸缩小亦增加处理与制造集成电路的复杂度。集成电路包括多种电路装置构件如晶体管。具有不同设置的晶体管具有不同效能特性而适用于不同的电路功能。虽然现有的晶体管与其形成方法通常适用于预期目的,但无法符合所有方面的需求。

技术实现思路

1、本实用新型一实施例关于半导体结构。半导体结构包括晶体管,其包括多个纳米结构位于基板上,栅极介电层包覆纳米结构并位于纳米结构上,以及栅极位于栅极介电层上,其中延伸于纳米结构的最顶部纳米结构的上表面之上的栅极介电层的部分,比延伸于纳米结构的最顶部纳米结构的下表面之下的栅极介电层的部分厚。

2、在一些实施例中,该多个纳米结构的最顶部纳米结构的厚度小于该多个纳米结构的最底部纳米结构的厚度,且该多个纳米结构的最顶部纳米结构与该多个纳米结构的最顶部纳米结构之下的纳米结构之间的距离,等于该多个纳米结构的该最底部纳米结构与该基板之间的距离。

3、在一些实施例中,该最顶部纳米结构的宽度小于该最底部纳米结构的宽度。

4、在一些实施例中,该晶体管是p型晶体管,且该半导体结构更包括一n型晶体管,该n型晶体管包括多个其他纳米结构位于该基板上,以及该多个纳米结构的该最顶部纳米结构的上表面低于该多个其他纳米结构的一最顶部纳米结构的上表面。

5、在一些实施例中,该多个纳米结构的该最顶部纳米结构的厚度,小于该多个其他纳米结构的该最顶部纳米结构的厚度。

6、在一些实施例中,该多个纳米结构的该最顶部纳米结构的宽度,小于该多个其他纳米结构的该最顶部纳米结构的宽度。

7、在一些实施例中,该多个其他纳米结构的该最顶部纳米结构的厚度等于该多个其他纳米结构的一最底部纳米结构的厚度。

8、在一些实施例中,该多个其他纳米结构的该最顶部纳米结构与该多个其他纳米结构的该最顶部纳米结构之下的一纳米结构之间的距离,等于该多个其他纳米结构的一最底部纳米结构与该基板之间的距离。

9、在一些实施例中,该多个纳米结构的该最顶部纳米结构的轮廓为具有圆润角落的矩形。

10、在一些实施例中,该多个纳米结构的该最顶部纳米结构的轮廓为具有圆润角落的梯形。

1.一种半导体结构,其特征在于,包括:

2.如权利要求1所述的半导体结构,其特征在于,该多个纳米结构的该最顶部纳米结构的厚度小于该多个纳米结构的一最底部纳米结构的厚度,且该多个纳米结构的该最顶部纳米结构与该多个纳米结构的该最顶部纳米结构之下的一纳米结构之间的距离,等于该多个纳米结构的该最底部纳米结构与该基板之间的距离。

3.如权利要求2所述的半导体结构,其特征在于,该最顶部纳米结构的宽度小于该最底部纳米结构的宽度。

4.如权利要求2所述的半导体结构,其特征在于,该晶体管是p型晶体管,且该半导体结构更包括一n型晶体管,

5.如权利要求4所述的半导体结构,其特征在于,该多个纳米结构的该最顶部纳米结构的厚度,小于该多个其他纳米结构的该最顶部纳米结构的厚度。

6.如权利要求4所述的半导体结构,其特征在于,该多个纳米结构的该最顶部纳米结构的宽度,小于该多个其他纳米结构的该最顶部纳米结构的宽度。

7.如权利要求4所述的半导体结构,其特征在于,该多个其他纳米结构的该最顶部纳米结构的厚度等于该多个其他纳米结构的一最底部纳米结构的厚度。

8.如权利要求7所述的半导体结构,其特征在于,该多个其他纳米结构的该最顶部纳米结构与该多个其他纳米结构的该最顶部纳米结构之下的一纳米结构之间的距离,等于该多个其他纳米结构的一最底部纳米结构与该基板之间的距离。

9.如权利要求1所述的半导体结构,其特征在于,该多个纳米结构的该最顶部纳米结构的轮廓为具有圆润角落的矩形。

10.如权利要求1所述的半导体结构,其特征在于,该多个纳米结构的该最顶部纳米结构的轮廓为具有圆润角落的梯形。