半导体器件及其制造方法与流程
本申请的实施例涉及半导体器件及其制造方法。
背景技术：
1、随着半导体工业已经发展至纳米技术工艺节点，以追求更高的器件密度、更高的性能和更低的成本，来自制造和设计问题的挑战已经产生三维设计的发展，诸如多栅极场效应晶体管（fet），包括鳍fet（finfet）和全环栅（gaa）fet。在finfet中，栅电极与沟道区域的三个侧表面相邻，其中栅极介电层介于其间。因为栅极结构在三个表面上围绕（包裹）鳍，所以晶体管基本上具有控制通过鳍或沟道区域的电流的三个栅极。在gaa fet中，沟道区域的所有侧表面由栅电极围绕，这允许沟道区域中更充分的耗尽，并且由于更陡的亚阈值电流摆动（ss）和更小的漏致势垒降低（dibl）而产生更少的短沟道效应。随着晶体管尺寸不断缩小至亚20-25 nm技术节点，需要gaa fet的进一步改进。
技术实现思路
1、本申请的一些实施例提供了一种制造半导体器件的方法，包括：在衬底的第一主表面上方形成在第一方向上延伸的鳍结构，其中，所述鳍结构包括沿与所述第一方向交叉的第二方向交替堆叠的第一半导体层和第二半导体层；在所述鳍结构中形成第一源极/漏极沟槽和第二源极/漏极沟槽；在所述第一源极/漏极沟槽和所述第二源极/漏极沟槽中分别形成第一外延层和第二外延层；在所述第一外延层和所述第二外延层上方分别形成分别具有第一电导率的第一源极/漏极区域和具有第二电导率的第二源极/漏极区域；去除所述第一半导体层；沿所述第二半导体层形成栅极结构，其中，所述栅极结构在与所述第一方向和所述第二方向交叉的第三方向上延伸，在所述衬底的与所述第一主表面相对的第二主表面中形成第一开口，以暴露所述第一源极/漏极区域的部分；实施第一离子处理，以将所述第一源极/漏极区域的暴露部分转化为底部介电层；去除所述底部介电层的部分以暴露所述第一源极/漏极区域；以及在所述第一开口中沉积具有第三电导率的导电材料以形成源极/漏极通孔接触件，其中，所述第三电导率大于所述第一电导率和所述第二电导率。
2、本申请的另一些实施例提供了一种制造半导体器件的方法，包括：在衬底的第一主表面上方形成第一沟道区域；在所述第一主表面上方形成沿第一方向与所述第一沟道区域间隔开的第二沟道区域；在所述衬底的所述第一主表面中的所述第一沟道区域和所述第二沟道区域之间形成第一外延层；在所述第一外延层上方形成具有第一电导率的第一源极/漏极区域；在所述第一沟道区域上方形成第一栅极结构，并且在所述第二沟道区域上方形成第二栅极结构，其中，所述第一栅极结构和所述第二栅极结构在与所述第一方向交叉的第二方向上延伸，所述第一栅极结构和所述第二栅极结构包括设置在具有第一介电常数的栅极介电层上方的栅电极层，以及设置在所述栅电极层的侧壁上的具有第二介电常数的绝缘栅极间隔件，并且所述第一介电常数大于所述第二介电常数；在所述第一源极/漏极区域以及所述第一栅极结构和所述第二栅极结构上方形成层间介电层；在所述第一源极/漏极区域上方的所述层间介电层中形成暴露所述第一源极/漏极区域的部分的第一开口；将所述第一源极/漏极区域的所述暴露部分转变为前侧介电层；去除所述前侧介电层的部分以暴露所述第一源极/漏极区域；以及在所述第一开口中沉积具有第二电导率的导电材料以形成前侧导电通孔，其中，所述第二电导率大于所述第一电导率。
3、本申请的又一些实施例提供了一种半导体器件，包括：沟道区域，在第一方向上延伸，设置在衬底的第一主表面上方；栅极结构，设置在所述沟道区域上方，并且在与所述第一方向交叉的第二方向上延伸；第一源极/漏极区域和第二源极/漏极区域，分别具有第一电导率和第二电导率，沿所述第一方向设置在栅极结构的相对侧上的所述衬底中，如在截面图中所见；导电接触件，具有第三电导率，设置在所述衬底的与所述第一主表面相对的第二主表面和所述第一源极/漏极区域之间；硅化物层，具有第四电导率，设置在所述导电接触件和所述第一源极/漏极区域之间，其中，所述第三电导率大于所述第一电导率、所述第二电导率和所述第四电导率，并且所述第四电导率大于所述第一电导率；第一绝缘侧壁层，设置在所述导电接触件的侧壁上方，如在沿所述第一方向的截面图中所见；以及第一介电层，包括掺杂剂，沿与所述第一方向和所述第二方向交叉的第三方向设置在所述绝缘侧壁层和所述源极/漏极区域之间，其中，所述第一介电层的表面位于比所述硅化物层的任何部分更靠近所述衬底的位置。
1.一种制造半导体器件的方法，包括：
2.根据权利要求1所述的方法，其中，所述第一离子处理包括离子注入操作。
3.根据权利要求2所述的方法，其中，在所述离子注入操作期间注入的掺杂剂包括选自he、ne、ar、kr、xe、si、ge、n、n2、o、p、as、sn、b、bf2或in中的至少一种。
4. 根据权利要求3所述的方法，其中，所述掺杂剂以大于1×1020 cm-3的浓度注入。
5.根据权利要求1所述的方法，还包括：
6.根据权利要求5所述的方法，还包括在实施所述第一离子处理之前，在所述第一开口中、所述第一开口的侧壁上方和所述暴露的第一源极/漏极区域上方形成侧壁材料层。
7.根据权利要求6所述的方法，还包括蚀刻所述侧壁材料层的部分以形成侧壁介电层并且暴露所述第一源极/漏极区域，
8. 根据权利要求1所述的方法，其中，形成所述第一开口还包括：
9.一种制造半导体器件的方法，包括：
10.一种半导体器件，包括：