一种半导体结构及其制备方法、电子设备与流程

本公开涉及半导体制造领域，尤其涉及一种半导体结构及其制备方法、电子设备。

背景技术：

1、随着集成电路技术的发展，器件的关键尺寸日益缩小，单个芯片所包含的器件种类及数量随之增加，使得工艺生产中的任何微小差异都可能对器件性能造成影响。

2、为了尽可能降低产品的成本，人们希望在有限的衬底上做出尽可能多的存储单元。自从摩尔定律问世以来，业界提出了各种半导体结构设计和工艺优化，以满足人们对当前产品的需求。

技术实现思路

1、本公开实施例提供了一种半导体结构，所述结构包括：

2、至少一组第一晶体管、第二晶体管以及存储节点，所述第一晶体管和所述第二晶体管具有共用字线，所述共用字线沿第一方向延伸，所述第一方向垂直于衬底的平面；

3、所述第一晶体管至少包括：第一半导体层，所述第一半导体层环绕至少部分所述共用字线；

4、所述第二晶体管至少包括：第二半导体层，所述第二半导体层位于所述第一半导体层远离所述共用字线的一侧，且围绕部分所述第一半导体层，所述存储节点与所述第一半导体层连接且位于所述第一半导体层和所述第二半导体层之间。

5、在一些实施例中，所述第一半导体层至少包括第一极区和第二极区，所述第一极区和所述第二极区在第三方向相对设置，且所述第二极区与所述存储节点连接；其中，第三方向平行于所述衬底的平面。

6、在一些实施例中，所述第二半导体层至少包括第一子部和与所述第一子部的两端连接的两个第二子部，沿第二方向上，所述第一极区位于两个所述第二子部远离所述第一子部的端部之间，所述第二方向平行于所述衬底的平面，且与所述第三方向相交。

7、在一些实施例中，所述第一晶体管、第二晶体管以及存储节点组成的结构包括多组且在第一方向上堆叠设置，并在第二方向和第三方向上间隔排布，所述半导体结构还包括：

8、多条位线和多条源线，所述位线和所述源线位于所述第一晶体管、第二晶体管以及存储节点沿第三方向的两侧，所述位线和所述源线沿第二方向延伸且在第一方向及第三方向上间隔分布；

9、沿所述第二方向，所述位线与多个所述第一极区及多个所述第二半导体层的第二子部连接，所述源线与多个所述第二半导体层的第一子部连接。

10、在一些实施例中，所述第一晶体管还包括第一栅介质层，所述第一栅介质层位于所述共用字线和所述第一半导体层之间；

11、所述第二晶体管还包括第二栅介质层，所述第二栅介质层位于所述存储节点和所述第二半导体层之间。

12、在一些实施例中，所述半导体结构还包括填充层，所述填充层位于所述第一半导体层和所述第二半导体层之间，部分环绕所述第一半导体层且与所述存储节点接触；

13、所述第二半导体层围绕所述填充层和所述存储节点。

14、在一些实施例中，所述第一半导体层的材料包括金属氧化物，所述第二半导体层的材料包括硅、硅锗、锗。

15、本公开实施例还提供了一种半导体结构的制备方法，所述制备方法包括：

16、提供衬底：

17、在所述衬底上形成第二晶体管的第二半导体层，以及形成存储节点，所述第二半导体层与所述存储节点相邻设置；

18、在所述存储节点远离所述第二半导体层的一侧形成第一晶体管的第一半导体层以及共用字线，所述第一半导体层与所述存储节点连接且位于所述存储节点和所述共用字线之间，所述第一半导体层环绕所述共用字线，所述共用字线沿第一方向延伸；

19、其中，所述第一方向垂直于所述衬底的平面。在一些实施例中，所述第一晶体管和第二晶体管包括多组，多组所述第一晶体管和所述第二晶体管在垂直于所述衬底平面的方向堆叠设置，且沿第二方向和第三方向呈阵列排布，所述第二方向和第三方向平行于所述衬底的平面且彼此相交，在所述衬底上形成第二晶体管的第二半导体层之前，所述制备方法还包括：

20、在所述衬底上形成包括交替且重复地堆叠在所述衬底上的第一子层和第二子层的堆叠层，形成贯穿至少部分所述堆叠层的开口和隔离沟槽，所述开口沿第二方向和第三方向间隔设置，所述隔离沟槽沿第二方向延伸且位于第三方向上相邻的所述开口之间，所述隔离沟槽包括沿第三方向上位于中间的第一子沟槽，和位于所述第一子沟槽两侧的两个第二子沟槽，其中，所述第一子沟槽位于沿第三方向上相邻的两个所述开口之间，所述第二子沟槽位于沿第三方向上相邻的两个开口的两侧；

21、将被所述隔离沟槽暴露出来的所述第二子层去除，并对所述第一子层执行减薄工艺以形成第一间隙；至少在所述第一间隙中填充第一介质层并在所述隔离沟槽中填充牺牲层；

22、去除被所述开口暴露出来的部分所述第一子层以形成位于所述开口周围的第一空隙结构，剩余的所述第一子层至少位于所述开口的底部以及所述第一空隙结构邻近所述第一子沟槽的一侧。

23、在一些实施例中，形成所述第二晶体管的所述第二半导体层，包括：

24、在所述第一空隙结构中所述第一子层的表面形成第二半导体层，以及在所述开口和所述第一空隙结构中至少形成牺牲层；

25、在形成所述第二半导体层之后，形成第一晶体管的第一半导体层以及共用字线之前，所述制备方法还包括：

26、基于所述第一子沟槽去除位于所述堆叠层最底部的所述第一子层上方保留下来的所述第一子层；以及去除位于所述开口周围的部分所述牺牲层并在所述牺牲层被去除的位置形成填充层；

27、在第二半导体层邻近第一子沟槽的表面及所述第二半导体层邻近第二子沟槽一侧的表面形成导电层；

28、至少打开开口及所述第一空隙结构所在的区域，并在暴露出来的区域中与所述填充层相对的一侧的侧壁上形成存储节点；

29、在所述存储节点远离所述第二半导体层的一侧形成第一晶体管的第一半导体层以及共用字线，包括：

30、在所述填充层和所述存储节点的侧壁上至少依次形成沟道材料层及共用字线；

31、去除所述沟道材料层沿第一方向上位于相邻所述第一空隙结构之间的部分以形成所述第一半导体层。

32、在一些实施例中，基于所述第一子沟槽去除位于所述堆叠层最底部的所述第一子层上方保留下来的所述第一子层，包括：

33、至少去除位于所述第一子沟槽中的所述牺牲层，暴露出位于所述堆叠层最底部的所述第一子层的表面，并在位于所述堆叠层最底部的所述第一子层的表面形成保护层；去除位于所述保护层上方的所述第一子层，以形成位于所述第一子沟槽周围的第二空隙结构及位于所述开口结构周围的第二间隙，并在所述第二间隙和部分所述第二空隙结构中填充第二介质层以及至少在所述第一子沟槽中填充牺牲层；

34、形成所述填充层，包括：

35、至少打开所述第二子沟槽所在的位置，去除位于所述开口周围的部分所述牺牲层并在所述牺牲层被去除的位置形成填充层，

36、在形成所述导电层之后，形成存储节点之前，制备方法还包括：

37、在所述第一子沟槽中形成第三介质层以及在所述第二子沟槽中形成牺牲层。

38、在一些实施例中，至少在所述第一间隙中填充第一介质层并在所述隔离沟槽中填充牺牲层之后，在去除被所述开口暴露出来的部分所述第一子层以形成位于所述开口周围的第一空隙结构之前，制备方法还包括：

39、去除位于所述第二子沟槽中的所述牺牲层，以暴露出位于所述第二子沟槽侧壁的所述第一介质层和所述第一子层：

40、侧向去除部分所述第一子层以形成第三空隙结构，所述第三空隙结构未暴露出所述开口的侧壁；

41、形成预设材料层，所述预设材料层覆盖被所述第一子沟槽和所述第三空隙结构暴露出来的材料层的侧壁；

42、在所述第一空隙结构中所述第一子层的表面形成第二半导体层之后，在所述开口和所述第一空隙结构中至少形成牺牲层之前，制备方法还包括；

43、在所述第二半导体层的表面依次形成第二栅介质层和牺牲层，并至少在所述牺牲层的表面形成预设材料层。

44、在一些实施例中，在形成所述填充层之后，形成导电层之前，所述制备方法还包括：

45、对所述第二半导体层执行掺杂工艺；

46、在形成所述导电层之后，在所述第一子沟槽中形成第三介质层以及在所述第二子沟槽中形成牺牲层之前，制备方法还包括：

47、至少在所述导电层及所述保护层的表面形成所述预设材料层；

48、在所述第一子沟槽中形成第三介质层以及在所述第二子沟槽中形成牺牲层；包括：

49、在所述第一子沟槽和所述第二子沟槽中形成所述牺牲层，所述牺牲层覆盖所述导电层及所述保护层的表面并至少填充所述隔离沟槽未被填充的区域；

50、去除位于所述第一子沟槽中的所述牺牲层和所述保护层，并填充所述第三介质层。

51、在一些实施例中，在形成所述存储节点之后，以及在所述填充层和所述存储节点的侧壁上至少依次形成沟道材料层及共用字线之前，制备方法还包括：

52、对沿第一方向上位于相邻所述第一空隙结构之间的所述第一介质层进行刻蚀，形成第四空隙结构；

53、在所述第四空隙结构中填充牺牲材料层；

54、在所述填充层和所述存储节点的侧壁上至少依次形成沟道材料层及共用字线之后，去除所述沟道材料层沿第一方向上位于相邻第一空隙结构之间的部分形成第一半导体层，包括：

55、至少打开所述第二子沟槽所在的区域；暴露出所述预设材料层；

56、去除所述预设材料层、位于所述牺牲材料层邻近所述第二子沟槽一侧的所述第一介质层以及所述牺牲材料层，形成第五空隙结构；

57、去除被所述第五空隙结构暴露出来的所述沟道材料层，形成所述第一半导体层。

58、本公开实施例还提供了一种电子设备，包括如上述任一实施例所述的半导体结构，或者包括如上述任一实施例所述的制备方法形成的半导体结构。

59、本公开实施例所提供的半导体结构及其制备方法，其中，所述结构包括：至少一组第一晶体管、第二晶体管以及存储节点，所述第一晶体管和所述第二晶体管具有共用字线，所述共用字线沿第一方向延伸，所述第一方向垂直于衬底的平面；所述第一晶体管至少包括：第一半导体层，所述第一半导体层环绕至少部分所述共用字线；所述第二晶体管至少包括：第二半导体层，所述第二半导体层位于所述第一半导体层远离所述共用字线的一侧，且围绕部分所述第一半导体层，所述存储节点与所述第一半导体层连接且位于所述第一半导体层和所述第二半导体层之间。

60、可以理解的，在本公开实施例中，一组的一个第一晶体管和一个第二晶体管可以组成一个存储单元结构，其中第一晶体管可以作为写入晶体管使用，第二晶体管可以作为读取晶体管使用。同时，在本公开实施例中，第二晶体管的第二半导体层采用的是围绕部分第一半导体层的方式进行的设置，使得一个存储单元的两个晶体管可以有条件设置在同一区域位置处，与两个晶体管采用竖直方向上进行堆叠的方式或者两个晶体管采用在水平方向且在两个区域上分开设置的方式相比，本公开实施例提供的半导体结构中，单个存储单元不论是在体积占用或者衬底的平面面积的占用方面均可以具有较小的空间占用或者面积占用，有助于在同样尺寸的空间区域或者同样的尺寸的衬底平面上，获得更多数量的存储单元，从而可以有效的提高存储密度。

61、本公开的一个或多个实施例的细节将在下面的附图和描述中提出。本公开的其它特征和优点将从说明书、附图变得明显。