包括硅化物层的半导体器件的制作方法

本公开涉及半导体器件。更具体地，本公开涉及一种包括多桥沟道场效应晶体管（mbcfettm）的半导体器件。

背景技术：

1、随着集成电路技术继续演进，提高器件密度仍然是挑战。这推动了对提供改善的可扩展性和性能的先进晶体管架构的探索。

技术实现思路

1、作为用于提高集成电路器件的密度的缩放技术之一，可以使用多栅极晶体管，其中可以在衬底上形成鳍形或纳米线形硅主体，并且可以在硅主体的表面上形成栅极。

2、由于多栅极晶体管利用三维沟道，所以可以促进缩放。另外，可以在不用增大多栅极晶体管的栅极长度的情况下改善电流控制能力。此外，可以有效地抑制其中沟道区域的电位受到漏极电压影响的短沟道效应（sce）。

3、本公开提供了一种半导体器件，其通过在其中nmos晶体管堆叠在pmos晶体管上的结构中的下硅化物层和上硅化物层中包括不同的材料而具有改善的电特性。

4、本公开的实现方式不限于上面提到的那些，并且根据以下描述，本领域技术人员可以清楚地理解未显式地描述的其他方面。

5、本公开的一方面提供了一种半导体器件，所述半导体器件包括：衬底；有源图案，所述有源图案在所述衬底的上表面上在第一水平方向上延伸；栅电极，所述栅电极在所述有源图案上在与所述第一水平方向不同的第二水平方向上延伸；底源极/漏极区域，所述底源极/漏极区域在所述有源图案上设置在所述栅电极的一侧；上源极/漏极区域，所述上源极/漏极区域设置在所述栅电极的所述一侧，所述上源极/漏极区域在垂直方向上与所述底源极/漏极区域间隔开；层间绝缘层，所述层间绝缘层覆盖所述上源极/漏极区域；源极/漏极接触，所述源极/漏极接触设置在所述栅电极的所述一侧，所述源极/漏极接触在所述垂直方向上穿透所述层间绝缘层和所述上源极/漏极区域，所述源极/漏极接触的至少一部分延伸到所述底源极/漏极区域中，所述源极/漏极接触电连接到所述底源极/漏极区域和所述上源极/漏极区域中的每一者；下硅化物层，所述下硅化物层沿着所述底源极/漏极区域与所述源极/漏极接触之间的界面设置，所述下硅化物层包括第一金属硅化物；以及上硅化物层，所述上硅化物层沿着所述上源极/漏极区域与所述源极/漏极接触之间的界面设置，所述上硅化物层包括与所述第一金属硅化物不同的第二金属硅化物。

6、本公开的另一方面提供了一种半导体器件，所述半导体器件包括：衬底；有源图案，所述有源图案在所述衬底的上表面上在第一水平方向上延伸；多个底纳米片，所述多个底纳米片在垂直方向上彼此间隔开并且堆叠在所述有源图案上；纳米片隔离层，所述纳米片隔离层设置在所述多个底纳米片上，所述纳米片隔离层包括绝缘材料；多个上纳米片，所述多个上纳米片在所述垂直方向上彼此间隔开并且堆叠在所述纳米片隔离层的上表面上；底源极/漏极区域，所述底源极/漏极区域与所述多个底纳米片的在所述第一水平方向上的侧壁接触；上源极/漏极区域，所述上源极/漏极区域在所述垂直方向上与所述底源极/漏极区域间隔开，所述上源极/漏极区域与所述多个上纳米片的在所述第一水平方向上的侧壁接触；源极/漏极接触，所述源极/漏极接触在所述垂直方向上穿透所述上源极/漏极区域，所述源极/漏极接触的至少一部分延伸到所述底源极/漏极区域中，所述源极/漏极接触电连接到所述底源极/漏极区域和所述上源极/漏极区域中的每一者；下硅化物层，所述下硅化物层沿着所述底源极/漏极区域与所述源极/漏极接触之间的界面设置，所述下硅化物层包括第一金属硅化物；以及上硅化物层，所述上硅化物层沿着所述上源极/漏极区域与所述源极/漏极接触之间的界面设置，所述上硅化物层包括与所述第一金属硅化物不同的第二金属硅化物。

7、本公开的一方面提供了一种半导体器件，所述半导体器件包括：衬底；有源图案，所述有源图案在所述衬底的上表面上在第一水平方向上延伸；多个底纳米片，所述多个底纳米片在垂直方向上彼此间隔开并且堆叠在所述有源图案上；纳米片隔离层，所述纳米片隔离层设置在所述多个底纳米片上，所述纳米片隔离层包括绝缘材料；多个上纳米片，所述多个上纳米片在所述垂直方向上彼此间隔开并且堆叠在所述纳米片隔离层的上表面上；栅电极，所述栅电极在所述有源图案上在与所述第一水平方向不同的第二水平方向上延伸，所述栅电极围绕所述多个底纳米片、所述纳米片隔离层和所述多个上纳米片中的每一者；底源极/漏极区域，所述底源极/漏极区域在所述有源图案上设置在所述栅电极的一侧，所述底源极/漏极区域与所述多个底纳米片的在所述第一水平方向上的侧壁接触；上源极/漏极区域，所述上源极/漏极区域设置在所述栅电极的所述一侧，所述上源极/漏极区域在所述垂直方向上与所述底源极/漏极区域间隔开，所述上源极/漏极区域与所述多个上纳米片的在所述第一水平方向上的侧壁接触；第一层间绝缘层，所述第一层间绝缘层设置在所述底源极/漏极区域与所述上源极/漏极区域之间；第二层间绝缘层，所述第二层间绝缘层设置在所述上源极/漏极区域的上表面上；源极/漏极接触，所述源极/漏极接触在所述垂直方向上穿透所述第二层间绝缘层、所述上源极/漏极区域和所述第一层间绝缘层，所述源极/漏极接触的至少一部分延伸到所述底源极/漏极区域中，所述源极/漏极接触在所述第一水平方向上使所述上源极/漏极区域分开，所述源极/漏极接触电连接到所述底源极/漏极区域和所述上源极/漏极区域中的每一者，所述源极/漏极接触的侧壁在所述第一层间绝缘层中在所述第一水平方向上具有台阶轮廓；下硅化物层，所述下硅化物层沿着所述底源极/漏极区域与所述源极/漏极接触之间的界面设置，所述下硅化物层包括第一金属硅化物；以及上硅化物层，所述上硅化物层沿着所述上源极/漏极区域与所述源极/漏极接触之间的界面设置，所述上硅化物层包括与所述第一金属硅化物不同的第二金属硅化物，其中，所述上硅化物层包括：第一层，所述第一层与所述源极/漏极接触接触，所述第一层包括所述第二金属硅化物的氮化形式；以及第二层，所述第二层与所述上源极/漏极区域接触，所述第二层包括所述第二金属硅化物。

1.一种半导体器件，所述半导体器件包括：

2.根据权利要求1所述的半导体器件，所述半导体器件还包括：

3.根据权利要求1所述的半导体器件，其中，所述源极/漏极接触的上表面与所述层间绝缘层的上表面位于相同的平面上。

4.根据权利要求1所述的半导体器件，其中，所述源极/漏极接触的底表面被定位为高于所述底源极/漏极区域的底表面。

5. 根据权利要求1所述的半导体器件，其中，所述源极/漏极接触包括：

6. 根据权利要求5所述的半导体器件，其中，所述源极/漏极接触的所述第一部分的所述上表面在所述第二水平方向上的宽度小于所述源极/漏极接触的所述第二部分的所述底表面在所述第二水平方向上的宽度。

7.根据权利要求1所述的半导体器件，其中，所述上硅化物层的底表面与所述上源极/漏极区域的底表面位于相同的平面上，并且

8.根据权利要求1所述的半导体器件，其中，所述上源极/漏极区域基于所述源极/漏极接触在所述第一水平方向上被分成第一区域和第二区域，所述源极/漏极接触位于所述第一区域与所述第二区域之间。

9. 根据权利要求1所述的半导体器件，其中，所述下硅化物层包括：

10. 根据权利要求1所述的半导体器件，其中，所述上硅化物层包括：

11. 根据权利要求1所述的半导体器件，其中，所述源极/漏极接触包括：

12.根据权利要求1所述的半导体器件，其中，所述上源极/漏极区域设置在所述源极/漏极接触的侧壁中的在所述第二水平方向上的第一侧壁和第二侧壁上。

13.一种半导体器件，所述半导体器件包括：

14.根据权利要求13所述的半导体器件，所述半导体器件还包括：

15.根据权利要求13所述的半导体器件，其中，所述源极/漏极接触的上表面在所述第一水平方向上的宽度大于所述源极/漏极接触的底表面在所述第一水平方向上的宽度。

16.根据权利要求13所述的半导体器件，其中，所述上源极/漏极区域基于所述源极/漏极接触在所述第一水平方向上被分成第一区域和第二区域，所述源极/漏极接触位于所述第一区域与所述第二区域之间。

17. 根据权利要求13所述的半导体器件，其中，所述下硅化物层包括：

18. 根据权利要求13所述的半导体器件，其中，所述上硅化物层包括：

19.根据权利要求13所述的半导体器件，其中，所述下硅化物层是包括所述第一金属硅化物的单个层，并且

20.一种半导体器件，所述半导体器件包括：