半导体器件及其制造方法、电子设备与流程

本技术涉及半导体，具体而言，本技术涉及一种半导体器件及其制造方法、电子设备。

背景技术：

1、随着集成电路技术的发展，器件的关键尺寸日益缩小，单个芯片所包含的器件种类及数量随之增加，使得工艺生产中的任何微小差异都可能对器件性能造成影响。

2、为了尽可能降低产品的成本，人们希望在有限的衬底上做出尽可能多的器件单元。自从摩尔定律问世以来，业界提出了各种半导体结构设计和工艺优化，以满足人们对当前产品的需求。

技术实现思路

1、本技术针对现有方式的缺点，提出一种半导体器件及其制造方法、电子设备，用以解决相关技术存在全环绕沟道区的晶体管结构中金属氧化物半导体与侧壁源漏金属接触电阻较大的技术问题。

2、第一个方面，本技术实施例提供了一种半导体器件的制造方法，包括：

3、在衬底的一侧依次形成缓冲层、第一信号线、第一介质层、第二信号线和第二介质层，所述第一信号线包括依次远离所述衬底的第一导电层、第二导电层以及第三导电层；

4、形成贯穿所述第二介质层、第二信号线、第一介质层和所述第三导电层且停止于所述第二导电层的通孔；

5、形成依次随形覆盖所述通孔和所述第二介质层的初始第一保护层和初始第二保护层；

6、去除位于所述通孔之外和所述通孔底面之上的所述初始第二保护层，得到覆盖所述通孔侧壁的第二保护层；

7、基于所述第二保护层，去除覆盖在所述通孔底面和所述第二导电层侧面的所述初始第一保护层，得到第一保护层；

8、去除所述第二保护层，露出所述通孔底部侧面处的所述第二导电层；

9、基于所述通孔和所述第一保护层，刻蚀所述第二导电层，得到绕设在所述通孔底部外围的环状的凹槽；所述第二导电层的刻蚀速率大于所述第一导电层与所述第三导电层的刻蚀速率；

10、去除所述第一保护层；

11、形成依次随形覆盖和填充所述凹槽和所述通孔的半导体层、栅极绝缘层以及栅极。

12、可选地，去除位于所述通孔之外和所述通孔底面之上的所述初始第二保护层，得到覆盖所述通孔侧壁的第二保护层，包括：

13、基于干法刻蚀工艺，去除所述第二介质层顶面以及所述通孔底面的所述初始第二保护层，暴露出所述通孔底部的所述初始第一保护层，得到覆盖所述通孔侧壁的第二保护层。

14、可选地，所述半导体器件的制造方法还包括下述至少一项：

15、所述第一导电层和所述第三导电层包括金属化合物材料，所述第二导电层包括金属材料；

16、所述第一保护层的材料包括氮化物；

17、所述第二保护层的材料包括多晶硅。

18、可选地，所述半导体器件的制造方法还包括下述任意一项：

19、所述第一信号线为三层结构，所述第一导电层和所述第三导电层的材质相同，所述第二导电层与所述第一导电层和所述第二导电层的材质不同；或者，所述第一导电层、所述第一导电层和所述第三导电层的材质均不同；

20、或者，所述第一信号线为双层结构，所述第二导电层与所述第三导电层的材质相同，所述第一导电层与所述第一导电层的材质不同；

21、或者，所述第一信号线为单层结构，所述第一导电层、所述第二导电层和所述第三导电层的材质均相同。

22、可选地，基于所述通孔和所述第一保护层，刻蚀所述第二导电层，得到绕设在所述通孔底部外围的环状的凹槽，包括：

23、在覆盖至少部分所述第一介质层、所述第二信号线和部分所述第二介质层的所述第一保护层的保护下，通过所述通孔对所述第二导电层进行湿法刻蚀，得到围绕在所述通孔底部外围的环状的所述凹槽，并使得所述通孔底面和所述凹槽的底面均露出所述第一导电层，所述凹槽的顶面露出所述第三导电层。

24、可选地，形成依次随形覆盖和填充所述通孔和所述凹槽的半导体层、栅极绝缘层以及栅极，包括：

25、依次形成随形覆盖所述凹槽、所述通孔以及所述第二介质层的初始半导体层和初始栅极绝缘层；

26、形成填充所述凹槽和所述通孔并覆盖所述初始栅极绝缘层的初始栅极层；

27、形成覆盖所述初始栅极层的初始栅极连接层；

28、基于图案化工艺，去除覆盖所述第二介质层表面的所述初始栅极连接层、所述初始栅极层、所述栅极绝缘层以及所述初始半导体层，得到随形覆盖和填充所述通孔和所述凹槽的半导体层、栅极绝缘层和栅极，以及覆盖所述栅极的栅极连接结构。

29、第二个方面，本技术实施例提供了一种半导体器件，包括：

30、缓冲层、第一信号线、第一介质层、第二信号线和第二介质层，依次设置于衬底一侧；所述第一信号线沿平行于所述衬底的第一方向延伸，所述第二信号线沿平行于所述衬底的第二方向延伸，所述第一方向与所述第二方向相交；所述第一信号线包括依次远离所述衬底的第一导电层、第二导电层以及第三导电层；

31、通孔，依次贯穿所述第二介质层、所述第二信号线、所述第一介质层和所述第三导电层并停止于所述第二导电层；

32、凹槽，位于所述第二导电层，与所述通孔连通且绕设在所述通孔外围；

33、半导体层、栅极绝缘层以及栅极，依次随形覆盖和填充于所述凹槽和所述通孔中。

34、可选地，位于所述通孔底部的半导体层覆盖并接触于所述第一导电层；

35、位于所述凹槽内的半导体层依次随形覆盖并接触于所述凹槽的底面露出的所述第一导电层、所述凹槽的侧面露出的所述第二导电层、以及所述凹槽的顶面露出所述第三导电层。

36、可选地，所述第一信号线为源极，所述第二信号线为漏极。

37、第三个方面，本技术实施例提供了一种电子设备，包括：

38、采用如上述的半导体器件的制造方法制造的半导体器件；或者，

39、如上述的半导体器件。

40、本技术实施例提供的技术方案带来的有益技术效果包括：

41、本技术实施例中，将第一信号线设计为包括第一导电层、第二导电层以及第三导电层的层叠结构；在第二保护层的保护下，仅去除覆盖通孔底部和顶部处的第一保护层，使得通孔底部侧面处的第二导电层暴露，而第二信号线仍被第一保护层保护性覆盖；由于设计了合适的膜层材质和刻蚀工艺，使得第二导电层的刻蚀速率大于第一导电层和第三导电层的刻蚀速率，第二导电层被较快地横向刻蚀，形成环绕在通孔底部的外围并与通孔连通环状的凹槽；后续形成的半导体层覆盖凹槽与通孔的侧壁，使得半导体层与第一信号线的接触面包括凹槽的底面、顶面和侧面。

42、相比较相关技术中半导体层仅覆盖通孔侧壁（对应于本技术的凹槽侧面）的形式，本技术中增加了凹槽的环形顶面和环形底面的面积，从而增大了半导体层与作为晶体管源漏极的第一信号线的接触面积，可以降低半导体层与第一信号线之间的接触电阻，从而能够提高开启电流ion，提高器件性能。

43、本技术附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本技术的实践了解到。