存储器以及电子设备的制作方法

本公开实施例涉及半导体，特别涉及一种存储器以及电子设备。

背景技术：

1、传统存储器芯片基于二维平面制备，存储单元排列在一个平面上。然而，随着对更高容量和更小尺寸存储器的需求不断增加，传统的二维平面存储器技术面临着物理和性能上的限制。

2、为了解决这些问题，三维(3d)存储器技术应运而生。它通过在垂直方向上堆叠多层存储单元，实现了更高的存储密度。这种堆叠结构可以显著增加存储器芯片的存储容量，同时保持芯片尺寸的相对较小。此外，三维存储器还采用了先进的制造工艺和材料，以提高数据传输速度和能效。

3、随着存储器中垂直方向上堆叠层数的增加，也将带来字线的寄生电容的增加，影响存储器的存储速度。

技术实现思路

1、本公开实施例提供一种存储器以及电子设备，至少有利于提高存储器的存储速度。

2、本公开一些实施例提供一种存储器，包括：垂直堆叠结构，具有l个层级，所述垂直堆叠结构包括沿第一水平方向排布的存储阵列结构和第一信号传输结构；在每个层级中，所述存储阵列结构包括多条第一字线，所述第一信号传输结构包括多个第一晶体管、第一连接部、p个第二晶体管和p个第二连接部；所述多条第一字线沿所述第一水平方向延伸且沿第二水平方向间隔排布，所述第二水平方向与所述第一水平方向相交，所述第一连接部通过所述多个第一晶体管与所述多条第一字线分别耦接，所述第一连接部通过所述p个第二晶体管与所述p个第二连接部分别耦接；所述第一信号传输结构还包括p个连接部组和n个引出结构，每个连接部组包括垂直堆叠的l个第二连接部；第i个连接部组中的ki个第二连接部与所述n个引出结构中的ki个引出结构分别耦接，并且，每个层级中的所述第一连接部通过至少一个第二连接部与至少一个引出结构耦接；其中，i、l、p、n、ki均为正整数，i为1至p中的任意正整数，l≥3，p≥2，l≤n＜2l，ki＜l，

3、在一些实施例中，第i个连接部组中的与对应的ki个引出结构分别耦接的ki个第二连接部位于连续的ki个层级中。

4、在一些实施例中，每个层级中的所述第一连接部通过一个第二连接部与一个引出结构耦接。

5、在一些实施例中，第a个连接部组中的与对应的ki个引出结构分别耦接的ka个第二连接部位于连续的ka个层级中，第b个连接部组中的与对应的ki个引出结构分别耦接的kb个第二连接部位于连续的kb个层级中，所述连续的ka个层级与所述连续的kb个层级共享连续的至少两个层级，a、b为1至p中的任意正整数且a不等于b，ka≥3，kb≥3。

6、在一些实施例中，所述连续的ka个层级与所述连续的kb个层级共享连续的两个层级。

7、在一些实施例中，k1＝k2＝…＝kp。

8、在一些实施例中，p＞2，k2＝k3＝…＝kp-1＝2k1＝2kp。

9、在一些实施例中，每个引出结构的顶面的几何中心和与之耦接的第二连接部的几何中心在所述第二水平方向上的距离基本相同。

10、在一些实施例中，所述第一信号传输结构包括多个第一晶体管组，每个第一晶体管组包括垂直堆叠的l个第一晶体管，每个第一晶体管组中的所述l个第一晶体管共用沿垂直方向延伸的第一栅线，所述l个第一晶体管包括环绕所述第一栅线的且沿垂直方向间隔排布的l个第一半导体层，所述l个第一半导体层和所述第一栅线之间设置有第一栅介质层，所述垂直方向为所述l个层级堆叠的方向；所述第一信号传输结构包括p个第二晶体管组，每个第二晶体管组包括垂直堆叠的l个第二晶体管，每个第二晶体管组中的所述l个第二晶体管共用沿垂直方向延伸的第二栅线，所述l个第二晶体管包括环绕所述第二栅线的且沿垂直方向间隔排布的l个第二半导体层，所述l个第二半导体层和所述第二栅线之间设置有第二栅介质层。

11、在一些实施例中，所述存储阵列结构还包括：多条位线，位线沿垂直方向延伸，所述垂直方向为所述l个层级堆叠的方向；多个存储单元，其中，每个存储单元与对应的第一字线和对应的位线分别耦接。

12、在一些实施例中，所述垂直堆叠结构还包括位于第二信号传输结构，所述第二信号传输结构与所述第一信号传输结构位于所述存储阵列结构的相对两侧；在每个层级中，所述第二信号传输结构包括多个第三晶体管、第三连接部、q个第四晶体管和q个第四连接部，所述第三连接部通过所述多个第三晶体管与所述多条第一字线分别耦接，所述第三连接部通过所述q个第四晶体管与所述q个第四连接部分别耦接；所述第二信号传输结构还包括q个附加连接部组和m个附加引出结构，每个附加连接部组包括垂直堆叠的l个第四连接部，所述m个附加引出结构与所述q个附加连接部组中的m个第四连接部分别耦接，并且，每个层级中的所述第三连接部通过至少一个第四连接部与至少一个附加引出结构耦接；其中，q、m均为正整数，q≥2，l≤m＜2l。

13、在一些实施例中，所述第二信号传输结构与所述第一信号传输结构呈轴对称或中心对称。

14、在一些实施例中，所述垂直堆叠结构还包括第二信号传输结构，所述第二信号传输结构与所述第一信号传输结构位于所述存储阵列结构的相对两侧；在每个层级中，所述第二信号传输结构包括多个第三晶体管、第三连接部和q个第四连接部，所述第三连接部通过所述多个第三晶体管与所述多条第一字线分别耦接，所述第三连接部与所述q个第四连接部分别耦接；所述第二信号传输结构还包括q个附加连接部组和m个附加引出结构，每个附加连接部组包括垂直堆叠的l个第四连接部，所述m个附加引出结构与所述q个附加连接部组中的m个第四连接部分别耦接，并且，每个层级中的所述第三连接部通过至少一个第四连接部与至少一个附加引出结构耦接；其中，q、m均为正整数，q≥2，l≤m＜2l。

15、在一些实施例中，q＝p，m＝n。

16、在一些实施例中，所述垂直堆叠结构还包括第二信号传输结构，所述第二信号传输结构与所述第一信号传输结构位于所述存储阵列结构的相对两侧；在每个层级中，所述第二信号传输结构包括多个第三晶体管和第三连接部；所述第三连接部通过所述多个第三晶体管与所述多条第一字线分别耦接；所述第二信号传输结构还包括附加引出结构，所述附加引出结构与所述l个层级中的所述第三连接部分别耦接。

17、在一些实施例中，所述垂直堆叠结构还包括第二信号传输结构，所述第二信号传输结构与所述第一信号传输结构位于所述存储阵列结构的相对两侧；在每个层级中，所述存储阵列结构包括多条第二字线，所述第二信号传输结构包括多个第三晶体管、第三连接部、q个第四晶体管和q个第四连接部；所述多条第二字线沿所述第一水平方向延伸，所述多条第二字线和所述多条第一字线沿第二水平方向交替排布；所述第三连接部通过所述多个第三晶体管与所述多条第二字线分别耦接，所述第三连接部通过所述q个第四晶体管与所述q个第四连接部分别耦接；所述第二信号传输结构还包括q个附加连接部组和m个附加引出结构，每个附加连接部组包括垂直堆叠的l个第四连接部；所述m个附加引出结构与所述q个附加连接部组中的m个第四连接部分别耦接，并且，每个层级中的所述第三连接部通过至少一个第四连接部与至少一个附加引出结构耦接；其中，q、m均为正整数，q≥2，l≤m＜2l。

18、本公开另一些实施例还提供一种电子设备，包括处理器；以及存储器，其中，所述存储器与所述处理器耦合，所述存储器包括前述任意实施例所述的存储器。

19、本公开实施例提供的技术方案至少具有以下优点：

20、本公开实施例提供的存储器的技术方案中，在每个层级中，存储阵列结构包括多条第一字线，第一信号传输结构包括多个第一晶体管、第一连接部、p个第二晶体管和p个第二连接部；多条第一字线沿第一水平方向延伸且沿第二水平方向间隔排布，第二水平方向与第一水平方向相交，第一连接部通过多个第一晶体管与多条第一字线分别耦接，第一连接部通过p个第二晶体管与p个第二连接部分别耦接；第一信号传输结构还包括p个连接部组和n个引出结构，每个连接部组包括垂直堆叠的l个第二连接部；第i个连接部组中的ki个第二连接部与n个引出结构中的ki个引出结构分别耦接，并且，每个层级中的第一连接部通过至少一个第二连接部与至少一个引出结构耦接。在同一时期，通过控制不同第一晶体管的导通与否，可以使得第一连接部仅通过一个第一晶体管与对应的选中第一字线电连接，通过控制不同第二晶体管的导通与否，可以使得第一连接部仅通过一个第二晶体管与对应的第二连接部电连接。因此，相对于第一字线与第一连接部直接耦接且第一连接部与第二连接部直接耦接的方案而言，在选中的第一字线上所挂的负载少，相应对于被选中的第一字线而言，整体的寄生电容显著减小，从而有利于提高存储器的读写速度，改善存储性能。