一种半导体结构及其形成方法、电子设备与流程

本公开涉及半导体，涉及但不限于一种半导体结构及其形成方法、电子设备。

背景技术：

1、随着各类电子设备对集成度和存储容量等需求的不断提高，三维(3dimension，3d)堆叠的半导体结构应运而生。

2、相关技术中，通过增加半导体结构中字线的长度，来提高单个字线可以控制的存储单元数量，从而使得半导体结构的集成度提高；然而，随着字线长度的增加，会导致字线上的寄生电容和电阻同步增加，使得位于字线末端存储单元上的信号延迟较大，从而降低了半导体结构的性能。

技术实现思路

1、有鉴于此，本公开实施例提供一种半导体结构及其形成方法、电子设备。

2、第一方面，本公开实施例提供一种半导体结构，包括：

3、衬底；所述衬底包括阵列区域，以及位于所述阵列区域沿第一方向一侧的台阶区域；

4、位于所述阵列区域上的多个第一导线组；所述多个第一导线组沿第二方向和第三方向排布、且沿所述第一方向延伸至所述台阶区域上；每一所述第一导线组包括沿所述第二方向排列、且沿所述第一方向延伸的多个第一导电线；

5、位于所述台阶区域上的多个阶梯结构；所述多个阶梯结构沿所述第二方向排列，每一所述阶梯结构包括沿所述第三方向排布的多个台阶；所述第一导线组连接至对应的一个所述台阶上；

6、其中，所述第一方向与所述第二方向相交，且平行于所述衬底所在平面，所述第三方向垂直于所述衬底所在的平面。

7、在一些实施例中，每一所述第一导线组还包括：

8、沿所述第二方向延伸的连接结构，所述连接结构连接于沿所述第二方向排列的多个所述第一导电线，以及对应的所述台阶之间。

9、在一些实施例中，所述半导体结构还包括：

10、位于所述阵列区域上的多个存储单元；所述存储单元沿所述第一方向和所述第二方向排布、且沿所述第三方向堆叠；每一所述第一导电线与沿所述第一方向排布的多个所述存储单元电连接。

11、在一些实施例中，所述半导体结构还包括：

12、位于所述阵列区域上的多个第二导线组；所述多个第二导线组沿所述第一方向和所述第二方向排布、且沿所述第三方向延伸；

13、其中，与沿所述第三方向排列的多个所述第一导线组连接的多个所述存储单元，连接沿所述第一方向排列的多个第二导线组。

14、在一些实施例中，所述第二导线组包括：

15、沿所述第二方向排列、且沿所述第三方向延伸的多个第二导电线；每一所述第二导电线与沿所述第三方向排布的多个所述存储单元连接。

16、在一些实施例中，位于同一所述第二导线组中的多个第二导电线连接至不同的信号互连线上。

17、在一些实施例中，位于沿所述第二方向排列的每一所述第二导线组中的一个所述第二导电线，连接至同一所述信号互连线。

18、在一些实施例中，所述阵列区域和所述台阶区域沿所述第一方向交替排布；

19、沿所述第一方向每相邻的两列所述第一导线组连接至同一所述阶梯结构。

20、在一些实施例中，所述第一导线组所连接的台阶，与沿所述第二方向相邻的所述第一导线组所连接的台阶，位于不同的台阶区域上。

21、在一些实施例中，所述存储单元包括：

22、存取晶体管；所述存取晶体管包括沿所述第二方向延伸的有源层，以及位于所述有源层中部表面的栅极结构；所述栅极结构包括依次位于所述有源层中部表面的栅介质层和栅金属层，沿所述第一方向排布的多个所述栅金属层连接形成所述第一导电线。

23、在一些实施例中，所述存储单元还包括：

24、电容结构，与所述有源层沿所述第二方向的一端连接；所述第二导电线与所述有源层沿所述第二方向的另一端连接。

25、在一些实施例中，所述电容结构包括：

26、与所述有源层沿所述第二方向的一端连接的第一电极层，以及依次覆盖所述第一电极层的电介质层和第二电极层。

27、在一些实施例中，沿所述第二方向排布的相邻两个所述存储单元共用所述第二导电线，和/或，沿所述第二方向排布的相邻两个所述存储单元共用所述第二电极层。

28、第二方面，本公开实施例提供一种半导体结构的形成方法，所述方法包括：

29、提供衬底；所述衬底包括阵列区域，以及位于所述阵列区域沿第一方向一侧的台阶区域；

30、形成位于所述阵列区域上的多个第一导线组；所述多个第一导线组沿第二方向和第三方向排布、且沿所述第一方向延伸至台阶区域上；每一所述第一导线组包括沿所述第二方向排列、且沿所述第一方向延伸的多个第一导电线；

31、形成位于所述台阶区域上的多个阶梯结构；所述多个阶梯结构沿所述第二方向排列，每一所述阶梯结构包括沿所述第三方向排布的多个台阶；所述第一导线组连接至对应的一个所述台阶上；

32、其中，所述第一方向与所述第二方向相交，且平行于所述衬底所在平面，所述第三方向垂直于所述衬底所在的平面。

33、第三方面，本公开实施例提供一种电子设备，包括：如上述实施例中任一项所述的半导体结构，或，根据上述实施例所述的半导体结构的形成方法形成的半导体结构。

34、本公开实施例提供一种半导体结构及其形成方法、电子设备；其中，半导体结构包括：衬底；衬底包括阵列区域，以及位于阵列区域沿第一方向一侧的台阶区域；位于阵列区域上的多个第一导线组；多个第一导线组沿第二方向和第三方向排布、且沿第一方向延伸至台阶区域上；每一导线组包括沿第二方向排列、且沿第一方向延伸的多个第一导电线；位于台阶区域上的多个阶梯结构；多个阶梯结构沿第二方向排列，每一阶梯结构包括沿第三方向排布的多个台阶；第一导线组连接至对应的一个台阶上。

35、这里，由于第一导线组包括沿第二方向排列、且沿第一方向延伸的多个第一导电线，并且第一导线组连接至对应的台阶上，从而使得第一导线组中的多个第一导电线可以通过对应的台阶进行控制；如此，在不降低第一导线组中的多个第一导电线总长度的同时，减少了单个第一导电线的长度，从而降低了第一导电线上的寄生电容和电阻，减少了信号延迟，提高了半导体结构的性能。

1.一种半导体结构，其特征在于，包括：

2.根据权利要求1所述的半导体结构，其特征在于，每一所述第一导线组还包括：

3.根据权利要求2所述的半导体结构，其特征在于，所述半导体结构还包括：

4.根据权利要求3所述的半导体结构，其特征在于，所述半导体结构还包括：

5.根据权利要求4所述的半导体结构，其特征在于，所述第二导线组包括：

6.根据权利要求5所述的半导体结构，其特征在于，

7.根据权利要求6所述的半导体结构，其特征在于，

8.根据权利要求1至7任一项所述的半导体结构，其特征在于，所述阵列区域和所述台阶区域沿所述第一方向交替排布；

9.根据权利要求8所述的半导体结构，其特征在于，

10.根据权利要求5所述的半导体结构，其特征在于，所述存储单元包括：

11.根据权利要求10所述的半导体结构，其特征在于，所述存储单元还包括：

12.根据权利要求11所述的半导体结构，其特征在于，所述电容结构包括：

13.根据权利要求12所述的半导体结构，其特征在于，

14.一种半导体结构的形成方法，其特征在于，所述方法包括：

15.一种电子设备，其特征在于，包括：如权利要求1至13任一项所述的半导体结构，或，根据如权利要求14所述的半导体结构的形成方法形成的半导体结构。