一种堆叠芯片的封装方法以及封装结构与流程

本发明涉及半导体芯片封装，具体涉及一种堆叠芯片的封装方法以及封装结构。

背景技术：

1、随着半导体封装技术向高密度、薄型化和三维堆叠方向发展，多层芯片垂直堆叠结构在高密度存储、人工智能芯片、车载高可靠封装以及chiplet（芯粒）集成封装等领域得到广泛应用。其中，相邻芯片之间采用非对齐的错位排布方式进行堆叠，相比常规对齐堆叠能够规避芯片凸点干涉、优化布线空间、降低层间应力，可以提高封装集成度和结构设计的灵活性。

2、然而在塑封成型工艺中，多层芯片的错位排布会在芯片侧边形成大量高低相间的台阶、窄缝间隙以及死角区域，使塑封料的流动路径变得复杂，熔体汇流不均，内部气体难以顺利排出，极易在芯片边缘以及台阶位置形成塑封空洞。

3、现有塑封工艺通常采用统一的注塑速度、注塑压力以及常规真空排气方案，其适用于规整的对齐堆叠结构，难以适配错位堆叠所形成的异形流道填充场景，普遍存在排气不彻底、局部填充滞后、熔体裹气严重的问题，导致封装体内空洞尺寸大、数量多且分布随机，塑封空洞的存在不仅会增大封装热阻，造成芯片局部过热，还会影响器件电气性能的稳定性；在温度循环、冷热冲击和机械振动环境下，塑封空洞会诱发应力集中，进一步导致分层、开裂或爆米花效应，显著降低产品良率和长期使用可靠性。

技术实现思路

1、针对上述问题，本发明提供了一种堆叠芯片的封装方法以及封装结构，能够大幅降低塑封空洞发生率，提升堆叠封装成品良率与长期使用可靠性。

2、其技术方案是这样的：一种堆叠芯片的封装方法，其特征在于，包括以下步骤：

3、步骤s1、准备基板，在基板上贴合背胶膜；

4、步骤s2、在所述基板上自下而上依次叠设多层芯片，所述芯片错位堆叠，相邻两层所述芯片的正投影部分重叠且部分错开，形成错位台阶，相邻两层所述芯片的侧边形成层间错位台阶间隙；

5、步骤s3、在多层芯片的侧边边缘点涂底部填充胶，所述底部填充胶在毛细作用下填满所述层间错位台阶间隙，再将所述底部填充胶固化；

6、步骤s4、对填充并固化后的多层芯片进行塑封，使塑封料包覆多层芯片。

7、进一步的，在步骤s3中，底部填充胶在点涂温度下的黏度根据层间错位台阶间隙选择：当所述层间错位台阶间隙为常规错位堆叠间隙时，所述黏度为2000mpa·s～6000mpa·s；当所述层间错位台阶间隙中存在微间隙及局部窄缝时，所述黏度为800mpa·s～2500mpa·s；当所述层间错位台阶间隙中大间隙与局部窄缝共存时，所述底部填充胶采用触变型底部填充胶，所述触变型底部填充胶的静态黏度高于动态黏度。

8、进一步的，底部填充胶中填料的最大粒径不大于层间错位台阶间隙的最小间隙的1/5。

9、进一步的，底部填充胶对芯片及基板的接触角均小于30°，且底部填充胶的表面张力为32mn/m～38mn/m。

10、进一步的，所述底部填充胶固化后的玻璃化转变温度比封装产品的最高工作温度高25℃以上，且所述底部填充胶固化后在玻璃态下的热膨胀系数为20ppm/℃～35ppm/℃。

11、进一步的，步骤s3中，在点涂所述底部填充胶之前，将所述基板与所述芯片预热至50℃～85℃，且预热过程中所述基板表面各点的温度偏差小于±3℃。

12、进一步的，堆叠后的多个芯片构成俯视呈矩形的芯片堆叠体，芯片堆叠体形成有至少两个台阶部，所述台阶部具有多个所述错位台阶，所述错位台阶具有台阶间隙和位于台阶间隙两侧的连接间隙，点涂底部填充胶采用下述任意一种方式：

13、方式一：在两个连接间隙上分别点涂胶线，胶线延伸到台阶间隙；

14、方式二、在台阶间隙与其中一个连接间隙之间点涂呈l形的胶线；

15、方式三、在台阶间隙上点涂连续胶线，连续胶线的长度为台阶间隙的边长的80%-95%。

16、进一步的，步骤s3中，涂覆的所述底部填充胶的体积按下式确定：

17、体积=底部总容积×冗余系数，

18、其中，所述冗余系数取1.08～1.15，所述底部总容积为所述层间错位台阶间隙的总容积。

19、进一步的，步骤s3中，所述底部填充胶点涂完成后于常温或保温条件下静置3min～12min，并经x射线检测确认填充无空洞后再进行固化。

20、进一步的，在步骤s4中，所述塑封料为环氧树脂塑封料，将经步骤s3处理后的工件置入塑封模具，注入环氧树脂塑封料，完成整体包覆填充并恒温固化成型，再开模、去除飞边后冷却。

21、一种堆叠芯片封装结构，其特征在于，采用如上述的封装方法制得，包括：

22、基板；所述基板上贴合有背胶膜；

23、由下至上依次堆叠于所述基板上的多个芯片，相邻两个芯片呈非对齐错位堆叠，相邻两个芯片的投影区域部分重叠且部分错开，堆叠后的多个芯片的侧边形成层间错位台阶间隙；

24、底部填充胶，填充于所述层间错位台阶间隙内并固化；

25、塑封料，包覆多层芯片。

26、本发明在塑封前先利用底部填充胶，在毛细作用下填满层间错位台阶间隙，使原本易滞气的台阶和微小缝隙在塑封前被转化为固化填充区域，使后续塑封仅需包覆平滑的外部轮廓，大幅减少塑封料因流道复杂、熔体裹气、排气不彻底在层间产生空洞的可能性，层间空洞减少后，封装热阻随之降低，可避免芯片局部过热，提升器件电气性能的稳定性与产品成品良率；

27、本发明中底部填充胶依靠自身毛细力自动渗入、自流平填充并彻底排出层间错位台阶间隙内的气体，无需高压注射，工艺温和，不会损伤芯片，且对宽窄不均的错位缝隙具有良好的适应性；

28、本发明中底部填充胶的黏度按缝隙宽度匹配、填料粒径按层间错位台阶缝隙的最小间隙限定，同时具有低接触角与适宜表面张力，能够保证错位堆叠的芯片堆叠体在宽窄缝隙共存的情况下既能渗入窄缝，又不致填料卡塞堵孔，使各处缝隙填充均匀。

1.一种堆叠芯片的封装方法，其特征在于，包括以下步骤：

2.根据权利要求1所述的一种堆叠芯片的封装方法，其特征在于：在步骤s3中，底部填充胶在点涂温度下的黏度根据层间错位台阶间隙选择：当所述层间错位台阶间隙为常规错位堆叠间隙时，所述黏度为2000mpa·s～6000mpa·s；当所述层间错位台阶间隙中存在微间隙及局部窄缝时，所述黏度为800mpa·s～2500mpa·s；当所述层间错位台阶间隙中大间隙与局部窄缝共存时，所述底部填充胶采用触变型底部填充胶，所述触变型底部填充胶的静态黏度高于动态黏度。

3.根据权利要求1所述的一种堆叠芯片的封装方法，其特征在于：底部填充胶中填料的最大粒径不大于层间错位台阶间隙的最小间隙的1/5。

4.根据权利要求1所述的一种堆叠芯片的封装方法，其特征在于：底部填充胶对芯片及基板的接触角均小于30°，且底部填充胶的表面张力为32mn/m～38mn/m。

5.根据权利要求1所述的一种堆叠芯片的封装方法，其特征在于：所述底部填充胶固化后的玻璃化转变温度比封装产品的最高工作温度高25℃以上，且所述底部填充胶固化后在玻璃态下的热膨胀系数为20ppm/℃～35ppm/℃。

6.根据权利要求1所述的一种堆叠芯片的封装方法，其特征在于：步骤s3中，在点涂所述底部填充胶之前，将所述基板与所述芯片预热至50℃～85℃，且预热过程中所述基板表面各点的温度偏差小于±3℃。

7.根据权利要求1所述的一种堆叠芯片的封装方法，其特征在于：堆叠后的多个芯片构成俯视呈矩形的芯片堆叠体，芯片堆叠体形成有至少两个台阶部，所述台阶部具有多个所述错位台阶，所述错位台阶具有台阶间隙和位于台阶间隙两侧的连接间隙，点涂底部填充胶采用下述任意一种方式：

8.根据权利要求1所述的一种堆叠芯片的封装方法，其特征在于：步骤s3中，涂覆的所述底部填充胶的体积按下式确定：

9.根据权利要求1所述的一种堆叠芯片的封装方法，其特征在于：步骤s3中，所述底部填充胶点涂完成后于常温或保温条件下静置3min～12min，并经x射线检测确认填充无空洞后再进行固化。

10.根据权利要求1所述的一种堆叠芯片的封装方法，其特征在于：在步骤s4中，所述塑封料为环氧树脂塑封料，将经步骤s3处理后的工件置入塑封模具，注入环氧树脂塑封料，完成整体包覆填充并恒温固化成型，再开模、去除飞边后冷却。

11.一种堆叠芯片封装结构，其特征在于，采用如权利要求1至10中任一项所述的封装方法制得，包括：