二维半导体器件的制备方法及二维半导体器件与流程

本发明涉及半导体制造，尤其涉及一种二维半导体器件的制备方法及二维半导体器件。

背景技术：

1、随着摩尔定律的发展，硅基器件在尺寸缩减的过程中，短沟道效应已接近物理极限，具有优异电学性能的二维半导体材料，例如过渡金属硫族化合物中的硫化钼，被认为是最有可能取代硅基的半导体材料之一。然而，二维半导体器件的大规模制备技术目前仍存在较多问题，尤其是源漏接触工程。

2、以硫化钼为例，其结构超薄的特点，使得传统的离子注入掺杂工艺难以在不损伤材料的前提下形成良好的源漏接触。常见的源漏金属制备工艺中，溅射工艺由于功率过高，高能粒子轰击会对硫化钼晶格造成严重的物理损伤。而实验室常用的蒸发工艺，如电子束蒸发虽损伤较小，但难以在大规模工业生产中应用，且与现有的硅基工艺线，如cmos产线兼容性差，设备成本和维护成本高。

技术实现思路

1、本发明提供一种二维半导体器件的制备方法及二维半导体器件，实现了既能满足二维半导体芯片大规模制备、又能与现有硅工艺兼容、且对二维材料本身性能影响较小的制备工艺，解决了传统工艺难以兼顾低损伤、高兼容性及可规模化生产的技术问题。

2、第一方面，本发明提供一种二维半导体器件的制备方法，包括：

3、提供基底并在所述基底表面依次形成二维半导体沟道层、刻蚀阻挡层和沟道绝缘层；

4、对所述沟道绝缘层进行图案化处理，以形成露出部分所述刻蚀阻挡层的开口；

5、采用选择性刻蚀工艺去除所述开口暴露出的所述刻蚀阻挡层，直至暴露出底部的所述二维半导体沟道层表面以形成接触孔；

6、在所述接触孔内沉积形成至少覆盖所述接触孔底部的金属缓冲层；其中，形成所述刻蚀阻挡层和/或形成所述金属缓冲层采用热生长模式的原子层沉积工艺；

7、在所述接触孔内的所述金属缓冲层上形成源漏电极。

8、在一些实施例中，采用热生长模式的原子层沉积工艺，包括：

9、在无等离子体参与的纯热驱动环境下，将待沉积对应膜层的结构加热至预设反应温度；

10、交替通入前驱体气体与反应气体，并利用所述前驱体气体与所述反应气体在基底表面的自限制化学反应逐层沉积薄膜以形成对应的膜层。

11、在一些实施例中，形成所述刻蚀阻挡层采用热生长模式的原子层沉积工艺，包括：

12、采用金属有机化合物作为第一前驱体气体，采用水蒸气或臭氧作为第一反应气体，交替通入所述第一前驱体气体和所述第一反应气体，在所述二维半导体沟道层表面共形生长金属氧化物薄膜，以作为所述刻蚀阻挡层。

13、在一些实施例中，形成所述金属缓冲层采用热生长模式的原子层沉积工艺，包括：

14、采用含金属有机化合物或金属卤化物作为第二前驱体气体，采用含氮或含碳的还原性气体作为第二反应气体，交替通入所述第二前驱体气体和所述第二反应气体，在所述接触孔底部的二维半导体沟道层表面还原生长金属薄膜，以作为所述金属缓冲层。

15、在一些实施例中，采用选择性刻蚀工艺去除所述开口暴露出的所述刻蚀阻挡层，包括：

16、采用电感耦合等离子体刻蚀工艺、湿法刻蚀工艺或原子层刻蚀工艺中的一种去除所述开口暴露出的所述刻蚀阻挡层；其中，采用所述原子层刻蚀工艺包括通过交替通入化学改性气体和惰性轰击气体，逐个原子层地剥离所述刻蚀阻挡层，直至暴露出底部的所述二维半导体沟道层表面以形成接触孔。

17、在一些实施例中，在所述接触孔内沉积形成至少覆盖所述接触孔底部的金属缓冲层，包括：

18、在所述接触孔内沉积形成同时覆盖所述接触孔底部和侧壁的金属缓冲层。

19、在一些实施例中，在去除所述刻蚀阻挡层之后、沉积形成所述金属缓冲层之前，还包括：

20、对暴露出的所述二维半导体沟道层表面进行原位缺陷修复处理；其中，所述原位缺陷修复处理包括在原子层沉积反应腔室内通入硫基气体或氢气与氩气的混合气体进行原位热退火。

21、在一些实施例中，所述接触孔内沉积形成所述金属缓冲层，包括：

22、通过在逐层生长过程中动态改变工艺参数，逐层沉积形成不同组分配比的薄膜，以使形成的所述金属缓冲层在厚度方向上呈现由靠近所述二维半导体沟道层的界面处向表面，非金属元素含量逐渐升高的组分分布。

23、在一些实施例中，形成所述金属缓冲层采用热生长模式的原子层沉积工艺，在沉积形成所述金属缓冲层完成之后、形成所述源漏电极之前，还包括：

24、控制降低原子层沉积反应腔室的压力并延长前驱体的驻留时间，利用热生长模式的原子层沉积工艺在所述接触孔的侧壁台阶处额外沉积致密同质金属保护薄膜。

25、在一些实施例中，形成所述源漏电极，包括：

26、采用等离子体增强原子层沉积工艺沉积形成所述源漏电极；

27、其中，在所述等离子体增强原子层沉积工艺的等离子体激发阶段，控制施加射频偏压，以增强等离子体活性物种的方向性，提高所述接触孔底部及侧壁台阶处的金属覆盖均匀性。

28、在一些实施例中，形成所述源漏电极之后，还包括：

29、在非氧化性保护气氛下对所述二维半导体器件执行快速热退火工艺；其中，所述快速热退火工艺的温度小于所述二维半导体沟道层发生相变或分解的临界温度，以驱动所述金属缓冲层底部的金属原子与所述二维半导体沟道层表层原子形成键合。

30、在一些实施例中，构成所述二维半导体沟道层的材料包括过渡金属硫族化合物半导体材料，构成所述金属缓冲层的材料包括氮化钛、氮化钽、钛、镍、铂中的至少一种，构成所述刻蚀阻挡层的材料包括金属氧化物材料；

31、所述刻蚀阻挡层的厚度范围为1nm至10nm，所述金属缓冲层的厚度范围为1nm至5nm，所述源漏电极的厚度范围为5nm至15nm。

32、第二方面，本发明还提供一种二维半导体器件，采用如第一方面所述的二维半导体器件的制备方法制备而成。

33、本发明通过引入刻蚀阻挡层将沟道保护起来，并采用选择性刻蚀工艺精确打开接触孔，避免了刻蚀绝缘层时对沟道的过度损伤。同时，在沉积关键界面层，即金属缓冲层时采用无等离子体的热生长模式的原子层沉积工艺，从根源上消除了等离子体损伤，显著降低对二维半导体沟道层的工艺诱导损伤。采用热生长模式的原子层沉积工艺，与现有的8英寸、12英寸硅基产线完全兼容，可集成到现有的集成电路制造流程中，具备极高的量产可行性。通过选择性刻蚀工艺获得清洁的沟道表面，再通过热生长模式的原子层沉积工艺形成共形致密的金属缓冲层，确保了金属与半导体之间具有最大的有效接触面积和良好的界面化学状态，为获得低接触电阻提供了基础。

1.一种二维半导体器件的制备方法，其特征在于，包括：

2.根据权利要求1所述的二维半导体器件的制备方法，其特征在于，采用热生长模式的原子层沉积工艺，包括：

3.根据权利要求2所述的二维半导体器件的制备方法，其特征在于，形成所述刻蚀阻挡层采用热生长模式的原子层沉积工艺，包括：

4.根据权利要求2所述的二维半导体器件的制备方法，其特征在于，形成所述金属缓冲层采用热生长模式的原子层沉积工艺，包括：

5.根据权利要求1-4任一项所述的二维半导体器件的制备方法，其特征在于，采用选择性刻蚀工艺去除所述开口暴露出的所述刻蚀阻挡层，包括：

6.根据权利要求1-4任一项所述的二维半导体器件的制备方法，其特征在于，在所述接触孔内沉积形成至少覆盖所述接触孔底部的金属缓冲层，包括：

7.根据权利要求1-4任一项所述的二维半导体器件的制备方法，其特征在于，形成所述源漏电极，包括：

8.根据权利要求1-4任一项所述的二维半导体器件的制备方法，其特征在于，形成所述源漏电极之后，还包括：

9.根据权利要求1-4任一项所述的二维半导体器件的制备方法，其特征在于，构成所述二维半导体沟道层的材料包括过渡金属硫族化合物半导体材料，构成所述金属缓冲层的材料包括氮化钛、氮化钽、钛、镍、铂中的至少一种，构成所述刻蚀阻挡层的材料包括金属氧化物材料；

10.一种二维半导体器件，其特征在于，采用如权利要求1-9任一项所述的二维半导体器件的制备方法制备而成。