芯片电感封装结构及其制备方法与流程

本发明涉及芯片封装，具体而言，涉及一种芯片电感封装结构及其制备方法。

背景技术：

1、电感是无线通信设备及射频芯片中的核心无源器件，依托自身电磁感应特性，适配无线信号高频传输、收发和滤波匹配的核心需求；芯片中集成电感可以实现供电稳压、射频选频匹配、电路抗干扰等功能，是模拟、射频、电源管理类芯片不可或缺的无源器件；其能够与电容搭配组成lc滤波电路、dc-dc降压电路，同时能够实现储能以缓冲电流波动、滤除电源纹波、高频杂波等功能。

2、现有的芯片封装结构中出现了集成电感的封装方案，然而，其集成电感具有如下缺点：电感量小、面积占用大、寄生与损耗严重，严重制约其在高效功率与高性能射频场景的应用。

技术实现思路

1、本发明的目的在于提供一种芯片电感封装结构及芯片电感封装结构的制备方法，能够大幅提升电感量，降低占用面积，寄生参数更小。

2、第一方面，本发明实施例提供了一种芯片电感封装结构，包括：

3、基板，正面设置有第一凹槽；

4、第一电感线圈，设置在所述第一凹槽中，并伸出所述第一凹槽，且所述第一电感线圈的中心轴垂直于所述基板的正面；

5、第一芯片，背面贴装在所述基板的正面，并覆盖所述第一凹槽，且所述第一芯片的正面设置有电连接层，所述电连接层设置有连接线，并通过所述连接线与所述基板电连接，所述第一芯片内还设置有导电柱，所述导电柱延伸至所述电连接层，并与所述第一电感线圈电连接；

6、第二芯片，贴装在所述基板的正面，并与所述第一芯片间隔设置，且所述第二芯片与所述基板电连接；

7、塑封层，设置在所述基板的正面，并包覆所述第一芯片和所述第二芯片。

8、在可选的实施方式中，所述第一芯片内还设置有第二电感线圈，所述第二电感线圈的一端接合至所述第一电感线圈，所述第二电感线圈的另一端接合至所述导电柱，以使所述导电柱与所述第一电感线圈电连接。

9、在可选的实施方式中，所述第一电感线圈的中心线和所述第二电感线圈的中心线重叠，且所述第一电感线圈和所述第二电感线圈拼接形成锥形线圈。

10、在可选的实施方式中，所述第一芯片的背面还设置有多个金属柱，多个所述金属柱伸入所述第一凹槽，并围设在所述第一电感线圈和所述第二电感线圈的周围。

11、在可选的实施方式中，所述第一芯片的背面还设置有第二凹槽，所述第二凹槽与所述第一凹槽对应连通，所述第一电感线圈伸入所述第二凹槽，所述导电柱延伸至所述第二凹槽的内壁，并与所述第一电感线圈伸入所述第二凹槽的部分电接触。

12、在可选的实施方式中，所述第一凹槽中还设置有第一结构柱，所述第一结构柱的表面包覆有第一金属层，所述第一电感线圈围设于所述第一结构柱。

13、在可选的实施方式中，所述第二凹槽中设置有第二结构柱，所述第二结构柱的表面包覆有第二金属层，所述第一电感线圈围设于所述第二结构柱。

14、在可选的实施方式中，所述第一结构柱和所述第二结构柱同轴设置，并对应接合，以使所述第一金属层和所述第二金属层接合。

15、在可选的实施方式中，所述第一结构柱和所述第二结构柱同轴设置，并相互间隔，以使所述第一金属层和所述第二金属层之间形成阻隔间隙。

16、在可选的实施方式中，所述第二凹槽的内侧壁还形成有薄膜金属层，所述薄膜金属层与所述第一电感线圈和所述导电柱相间隔。

17、在可选的实施方式中，所述第二凹槽的宽度小于所述第一凹槽的宽度，所述第一芯片的背面还设置有多个金属柱，多个所述金属柱围设在所述第二凹槽的周围。

18、在可选的实施方式中，所述第一凹槽中填充有包覆胶层，所述包覆胶层包覆所述第一电感线圈；和/或，所述塑封层延伸至所述第一凹槽，并包覆所述第一电感线圈。

19、在可选的实施方式中，所述第一凹槽的底壁还设置有线圈焊盘，所述基板的背面还设置有电连接焊盘，所述第一电感线圈与所述线圈焊盘连接，所述线圈焊盘与所述电连接焊盘电连接。

20、在另一方面，本发明实施例提供了一种芯片电感封装结构的制备方法，用于制备前述的芯片电感封装结构，所述制备方法包括：

21、在基板的正面形成第一凹槽；

22、在所述第一凹槽中形成第一电感线圈，其中所述第一电感线圈伸出所述第一凹槽，且所述第一电感线圈的中心轴垂直于所述基板的正面；

23、将第一芯片的背面贴合在所述基板的正面，并覆盖所述第一凹槽，其中所述第一芯片的正面设置有电连接层，且所述第一芯片内还设置有导电柱，所述导电柱延伸至所述电连接层，并与所述第一电感线圈电连接；

24、在所述电连接层打线形成连接至所述基板的连接线，以使所述电连接层通过所述连接线与所述基板电连接；

25、在所述基板的正面贴装第二芯片，其中所述第二芯片与所述第一芯片间隔设置，并与所述基板电连接；

26、在所述基板的正面形成塑封层，其中所述塑封层包覆所述第一芯片和所述第二芯片。

27、在可选的实施方式中，在所述第一凹槽中形成第一电感线圈的步骤之前，所述方法还包括：

28、在所述第一凹槽中形成第一结构柱；

29、在所述第一结构柱的表面包覆形成第一金属层。

30、在可选的实施方式中，将第一芯片的背面贴合在所述基板的正面的步骤之前，所述方法还包括：

31、提供具有多个第一芯片的晶圆，其中每个所述第一芯片的正面形成有第一电连接层，且每个所述第一芯片内形成有导电柱；

32、将所述晶圆的正面贴合至载具；

33、在所述晶圆的背面形成金属柱；

34、在所述晶圆的背面形成第二凹槽和第二结构柱，其中所述金属柱围设于所述第二凹槽，所述第二结构柱位于所述第一凹槽中；

35、在所述第二结构柱的表面包覆形成第二金属层；

36、切割形成单颗所述第一芯片，并去除所述载具。

37、本发明实施例的有益效果包括：

38、本发明实施例提供的芯片电感封装结构，在基板的正面设置第一凹槽，将第一电感线圈设置在第一凹槽中，并伸出第一凹槽，且第一电感线圈的中心轴垂直于基板的正面，实现竖直放置。同时第一芯片的背面贴装在基板的正面，并覆盖第一凹槽。而第一芯片的正面设置有电连接层，该电连接层通过连接线与基板电连接，第一芯片内还设置有导电柱，该导电柱与第一电感线圈电连接，使得第一芯片正面的电连接层与第一电感线圈电连接。第二芯片贴装在基板的正面，塑封层包覆于第一芯片和第二芯片。

39、相较于现有技术，本发明实施例提供的芯片电感封装结构，采用竖直放置的电感线圈，能够大幅提升电感量，且寄生参数更小。并且通过基板上开槽来容纳电感线圈，有效降低电感占用体积，有利于降低整体封装体积，并实现封装结构的小型化。

1.一种芯片电感封装结构，其特征在于，包括：

2.根据权利要求1所述的芯片电感封装结构，其特征在于，所述第一芯片内还设置有第二电感线圈，所述第二电感线圈的一端接合至所述第一电感线圈，所述第二电感线圈的另一端接合至所述导电柱，以使所述导电柱与所述第一电感线圈电连接。

3.根据权利要求2所述的芯片电感封装结构，其特征在于，所述第一电感线圈的中心线和所述第二电感线圈的中心线重叠，且所述第一电感线圈和所述第二电感线圈拼接形成锥形线圈。

4.根据权利要求3所述的芯片电感封装结构，其特征在于，所述第一芯片的背面还设置有多个金属柱，多个所述金属柱伸入所述第一凹槽，并围设在所述第一电感线圈和所述第二电感线圈的周围。

5.根据权利要求1所述的芯片电感封装结构，其特征在于，所述第一芯片的背面还设置有第二凹槽，所述第二凹槽与所述第一凹槽对应连通，所述第一电感线圈伸入所述第二凹槽，所述导电柱延伸至所述第二凹槽的内壁，并与所述第一电感线圈伸入所述第二凹槽的部分电接触。

6.根据权利要求5所述的芯片电感封装结构，其特征在于，所述第一凹槽中还设置有第一结构柱，所述第一结构柱的表面包覆有第一金属层，所述第一电感线圈围设于所述第一结构柱。

7.根据权利要求6所述的芯片电感封装结构，其特征在于，所述第二凹槽中设置有第二结构柱，所述第二结构柱的表面包覆有第二金属层，所述第一电感线圈围设于所述第二结构柱。

8.根据权利要求7所述的芯片电感封装结构，其特征在于，所述第一结构柱和所述第二结构柱同轴设置，并对应接合，以使所述第一金属层和所述第二金属层接合。

9.根据权利要求7所述的芯片电感封装结构，其特征在于，所述第一结构柱和所述第二结构柱同轴设置，并相互间隔，以使所述第一金属层和所述第二金属层之间形成阻隔间隙。

10.根据权利要求5所述的芯片电感封装结构，其特征在于，所述第二凹槽的内侧壁还形成有薄膜金属层，所述薄膜金属层与所述第一电感线圈和所述导电柱相间隔。

11.根据权利要求5所述的芯片电感封装结构，其特征在于，所述第二凹槽的宽度小于所述第一凹槽的宽度，所述第一芯片的背面还设置有多个金属柱，多个所述金属柱围设在所述第二凹槽的周围。

12.根据权利要求1所述的芯片电感封装结构，其特征在于，所述第一凹槽中填充有包覆胶层，所述包覆胶层包覆所述第一电感线圈；和/或，

13.根据权利要求1所述的芯片电感封装结构，其特征在于，所述第一凹槽的底壁还设置有线圈焊盘，所述基板的背面还设置有电连接焊盘，所述第一电感线圈与所述线圈焊盘连接，所述线圈焊盘与所述电连接焊盘电连接。

14.一种芯片电感封装结构的制备方法，用于制备如权利要求1所述的芯片电感封装结构，其特征在于，所述制备方法包括：

15.根据权利要求14所述的芯片电感封装结构的制备方法，其特征在于，在所述第一凹槽中形成第一电感线圈的步骤之前，所述方法还包括：

16.根据权利要求14所述的芯片电感封装结构的制备方法，其特征在于，将第一芯片的背面贴合在所述基板的正面的步骤之前，所述方法还包括：