一种编码方法、译码方法、通信装置及通信系统与流程
本技术涉及通信，尤其涉及一种编码方法、译码方法、通信装置及通信系统。
背景技术：
1、极化(polar)码在第五代(5th generation，5g)通信标准中被选作控制信道编码方式，极化码是一种能够被严格证明“达到”香农信道容量的编码方案，具有译码性能好、复杂度低的优点。
2、目前，在进行极化编码时，一般是利用母码长度n构造大小为n*n的编码矩阵，并利用编码矩阵对信息比特序列进行极化编码，得到长度为n的编码后的比特序列。其中，n是2的n次方，n为大于或等于1的整数。由于信道状态、可用传输资源等原因，导致实际可以发送的编码后的比特序列的长度e与n不相等，因此需要对长度为n的编码后的比特序列进行速率匹配，以得到长度为e的编码后的比特序列并进行发送。其中，e也称为码长或编码码长。
3、极化码的译码性能与速率匹配方式相关，目前的极化码速率匹配方案的译码性能有待提升。
技术实现思路
1、本技术提供了一种编码方法、译码方法、通信装置及通信系统，用以提升译码性能。
2、第一方面，本技术实施例提供一种编码方法，该方法可以由第一通信装置执行，在并不特殊说明的情况下，本技术中的“第一通信装置”既可以指通信设备(例如，网络设备，终端设备等)，也可以是用于该通信设备的组件(例如，处理器、芯片、或芯片系统等)，或者也可以是能实现全部或部分通信设备功能的逻辑模块或软件。其中，用于该通信设备的组件可以是该通信设备中的组件，或者，也可以独立于该通信设备。该方法包括：根据编码矩阵，对第一比特序列进行极化编码，得到第二比特序列；对所述第二比特序列进行调制，得到调制符号信息；输出所述调制符号信息；其中，所述编码矩阵是根据编码参数和第一速率匹配方式确定的，所述编码参数包括码长和信息比特数，所述第一速率匹配方式用于指示对所述编码矩阵对应的母码的打孔方式或缩短方式，且所述第一速率匹配方式满足以下条件：所述母码中的大小为2l+1的第p个子块的上半部分的速率匹配数与所述第p个子块的下半部分的速率匹配数相差小于或等于第一阈值，所述母码的长度为2m，所述第p个子块的上半部分的第一子信道索引集合为[2p·2l+1,(2p+1)·2l]，所述第p个子块的下半部分的第二子信道索引集合为[(2p+1)·2l+
3、1,(2p+2)·2l]，0≤p<2m-l-1，m-1≥l≥n，n为预设的大于或等于0的整数，m为预设的大于1的整数，所述第一阈值为大于或等于0且小于或等于2l的整数。
4、基于上述方案，由于用于极化编码的编码矩阵是根据第一速率匹配方式确定的，且该第一速率匹配方式满足：母码中的大小为2l+1的第p个子块的上半部分的速率匹配数与第p个子块的下半部分的速率匹配数相差小于或等于第一阈值，可以降低搜索速率匹配方式的复杂度，提升构造编码矩阵的灵活性，进而构造具有快速极化能力的编码矩阵，可以提升译码性能。并且该第一速率匹配方式可以影响各个子块的上半部分和下半部分的码长、信息比特数、信息比特位置，从而进一步提升构造编码矩阵的灵活性并提升译码性能。
5、第二方面，本技术实施例提供一种译码方法，该方法可以由第二通信装置执行，在并不特殊说明的情况下，本技术中的“第二通信装置”既可以指通信设备(例如，终端设备，网络设备等)，也可以是用于该通信设备的组件(例如，处理器、芯片、或芯片系统等)，或者也可以是能实现全部或部分通信设备功能的逻辑模块或软件。其中，用于该通信设备的组件可以是该通信设备中的组件，或者，也可以独立于该通信设备。该方法包括：获取调制符号信息；对所述调制符号信息进行解调，得到待译码序列；根据编码矩阵，对所述待译码序列进行极化译码，得到译码结果；其中，所述编码矩阵是根据编码参数和第一速率匹配方式确定的，所述编码参数包括码长和信息比特数，所述第一速率匹配方式用于指示对所述编码矩阵对应的母码的打孔方式或缩短方式，且所述第一速率匹配方式满足以下条件：所述母码中的大小为2l+1的第p个子块的上半部分的速率匹配数与所述第p个子块的下半部分的速率匹配数相差小于或等于第一阈值，所述母码的长度为2m，所述第p个子块的上半部分的第一子信道索引集合为[2p·2l+1,(2p+1)·2l]，所述第p个子块的下半部分的第二子信道索引集合为[(2p+1)·2l+1,(2p+2)·2l]，0≤p<2m-l-1，m-1≥l≥n，n为预设的大于或等于0的整数，m为预设的大于1的整数，所述第一阈值为大于或等于0且小于或等于2l的整数。
6、基于上述方案，由于用于极化编码的编码矩阵是根据第一速率匹配方式确定的，且该第一速率匹配方式满足：母码中的大小为2l+1的第p个子块的上半部分的速率匹配数与第p个子块的下半部分的速率匹配数相差小于或等于第一阈值，可以降低搜索速率匹配方式的复杂度，提升构造编码矩阵的灵活性，进而构造具有快速极化能力的编码矩阵，可以提升译码性能。并且该第一速率匹配方式可以影响各个子块的上半部分和下半部分的码长、信息比特数、信息比特位置，从而进一步提升构造编码矩阵的灵活性并提升译码性能。
7、基于上述第一方面或第二方面，存在以下一种或多种可能的实现方法：
8、在一种可能的实现方法中，所述第一速率匹配方式用于指示对所述母码的打孔方式，所述速率匹配数为打孔比特数；所述第p个子块的下半部分的第二打孔位置集合是所述第p个子块的上半部分的第一打孔位置集合的子集，所述第一打孔位置集合是所述第一子信道索引集合的子集，所述第二打孔位置集合是所述第二子信道索引集合的子集。
9、基于上述方案，可以得到多种不同的打孔方式，因而可以提升构造编码矩阵的灵活性，进而可以构造具有快速极化能力的编码矩阵，进一步提升了译码性能。其中，限定第p个子块的下半部分的第二打孔位置集合是所述第p个子块的上半部分的第一打孔位置集合的子集，有助于提升译码正确性，从而提升译码性能。
10、在一种可能的实现方法中，所述第p个子块的上半部分的第二速率匹配方式为顺序打孔，所述第p个子块的下半部分的第三速率匹配方式为顺序打孔。
11、基于上述方案，可以得到译码性能良好的打孔方式，进而可以构造具有快速极化能力的编码矩阵。
12、在一种可能的实现方法中，所述母码的大小为16，所述码长为11，所述第一阈值为2，所述第一速率匹配方式指示的打孔位置集合为{1,2,5,9,13}或{1,3,5,9,11}。
13、基于上述方案，可以得到译码性能良好的打孔方式，进而可以构造具有快速极化能力的编码矩阵。
14、在一种可能的实现方法中，所述第一速率匹配方式用于指示对所述母码的缩短方式，所述速率匹配数为缩短比特数；所述第p个子块的上半部分的第一缩短位置集合是所述第p个子块的下半部分的第二缩短位置集合的子集，所述第一缩短位置集合是所述第一子信道索引集合的子集，所述第二缩短位置集合是所述第二子信道索引集合的子集。
15、基于上述方案，可以得到多种不同的缩短方式，因而可以提升构造编码矩阵的灵活性，进而可以构造具有快速极化能力的编码矩阵，进一步提升了译码性能。其中，限定第p个子块的上半部分的第一缩短位置集合是第p个子块的下半部分的第二缩短位置集合的子集，有助于提升译码正确性，从而提升译码性能。
16、在一种可能的实现方法中，所述第p个子块的上半部分的第二速率匹配方式为顺序缩短，所述第p个子块的下半部分的第三速率匹配方式为顺序缩短。
17、基于上述方案，可以得到译码性能良好的缩短方式，进而可以构造具有快速极化能力的编码矩阵。
18、在一种可能的实现方法中，所述母码的大小为16，所述码长为11，所述第一速率匹配方式指示的缩短位置集合为{7,8,12,15,16}或{8,10,12,14,16}。
19、基于上述方案，可以得到译码性能良好的缩短方式，进而可以构造具有快速极化能力的编码矩阵。
20、在一种可能的实现方法中，所述第p个子块的上半部分的第二速率匹配方式为比特逆序缩短，所述第p个子块的下半部分的第三速率匹配方式为比特逆序缩短。
21、基于上述方案，可以得到译码性能良好的缩短方式，进而可以构造具有快速极化能力的编码矩阵。
22、在一种可能的实现方法中，所述第一阈值的取值与所述编码矩阵的大小、所述第p个子块的大小或所述母码的长度中的一个或多个有关。
23、基于上述方案，可以得到译码性能良好的缩短方式，进而可以构造具有快速极化能力的编码矩阵。
24、在一种可能的实现方法中，n小于6。
25、基于上述方案，限定l≥n且n小于6，可以使得l的取值可以取到较小的值，从而使得更小的子块的上半部分的速率匹配数与下半部分的速率匹配数相差小于或等于第一阈值，有助于提供更多的速率匹配方式可以选择，进一步提升了译码性能。
26、在一种可能的实现方法中，e表示所述码长，表示向上取整函数。
27、基于上述方案，第一速率匹配方式满足母码中多个长度的子块的上半部分的速率匹配数与子块的下半部分的速率匹配数相差小于或等于第一阈值，因而可以提升构造编码矩阵的灵活性。
28、在一种可能的实现方法中，所述码长不是2的整数幂次方。
29、在一种可能的实现方法中，所述编码矩阵由多个子矩阵耦合得到，所述编码参数还包括所述多个子矩阵的信息。
30、基于上述方案，可以得到基于速率匹配方式的非正则核极化码，提升译码性能。
31、第三方面，本技术提供一种通信装置，所述通信装置具备实现上述第一方面或第一方面的任意实现方法涉及的功能。比如所述通信装置包括执行上述第一方面或第一方面的任意实现方法涉及操作所对应的模块或单元或手段，所述功能或单元或手段可以通过软件实现，或者通过硬件实现，也可以通过硬件执行相应的软件实现。
32、在一种可能的设计中，所述通信装置包括处理单元和通信单元，其中，通信单元可以用于收发信号，以实现该通信装置和其它装置之间的通信；处理单元可以用于执行该通信装置的一些内部操作。处理单元、通信单元执行的功能可以和上述第一方面涉及的操作相对应。
33、在一种可能的设计中，所述通信装置包括处理器，处理器可以与存储器耦合。所述存储器可以保存实现上述第一方面涉及的功能的计算机程序或指令。所述处理器可执行所述存储器存储的计算机程序或指令，当所述计算机程序或指令被执行时，使得所述通信装置实现上述第一方面中任意可能的设计或实现方式中的方法。
34、在一种可能的设计中，所述通信装置包括处理器和存储器，存储器可以保存实现上述第一方面或第一方面的任意实现方法涉及的功能的计算机程序或指令。所述处理器可执行所述存储器存储的计算机程序或指令，当所述计算机程序或指令被执行时，使得所述通信装置实现上述第一方面或第一方面的任意实现方法。
35、在一种可能的设计中，所述通信装置包括处理器和接口电路，其中，处理器用于通过所述接口电路与其它装置通信，并执行上述第一方面或第一方面的任意实现方法。可选的，通信装置还包括存储器，存储器用于存储计算机程序或指令，当所述处理器执行所述计算机程序或指令时，实现上述第一方面或第一方面的任意实现方法。
36、可以理解地，第三方面中的处理器可以通过硬件来实现也可以通过软件来实现，当通过硬件实现时，该处理器可以是逻辑电路、集成电路等；当通过软件来实现时，该处理器可以是一个通用处理器，通过读取存储器中存储的软件代码来实现。此外，以上处理器可以为一个或多个，存储器可以为一个或多个。存储器可以与处理器集成在一起，或者存储器与处理器分离设置。在具体实现过程中，存储器可以与处理器集成在同一块芯片上，也可以分别设置在不同的芯片上，本技术实施例对存储器的类型以及存储器与处理器的设置方式不做限定。
37、第四方面，本技术提供一种通信装置，所述通信装置具备实现上述第二方面或第二方面的任意实现方法涉及的功能。比如所述通信装置包括执行上述第二方面或第二方面的任意实现方法涉及操作所对应的模块或单元或手段，所述功能或单元或手段可以通过软件实现，或者通过硬件实现，也可以通过硬件执行相应的软件实现。
38、在一种可能的设计中，所述通信装置包括处理单元和通信单元，其中，通信单元可以用于收发信号，以实现该通信装置和其它装置之间的通信；处理单元可以用于执行该通信装置的一些内部操作。处理单元、通信单元执行的功能可以和上述第二方面或第二方面的任意实现方法涉及的操作相对应。
39、在一种可能的设计中，所述通信装置包括处理器，处理器可以与存储器耦合。所述存储器可以保存实现上述第二方面涉及的功能的计算机程序或指令。所述处理器可执行所述存储器存储的计算机程序或指令，当所述计算机程序或指令被执行时，使得所述通信装置实现上述第二方面或第二方面的任意实现方法。
40、在一种可能的设计中，所述通信装置包括处理器和存储器，存储器可以保存实现上述第二方面和/或第四方面涉及的功能的计算机程序或指令。所述处理器可执行所述存储器存储的计算机程序或指令，当所述计算机程序或指令被执行时，使得所述通信装置实现上述第二方面或第二方面的任意实现方法。
41、在一种可能的设计中，所述通信装置包括处理器和接口电路，其中，处理器用于通过所述接口电路与其它装置通信，并执行上述第二方面或第二方面的任意实现方法。可选的，通信装置还包括存储器，存储器用于存储计算机程序或指令，当所述处理器执行所述计算机程序或指令时，实现上述第二方面或第二方面的任意实现方法。
42、可以理解地，第四方面中的处理器可以通过硬件来实现也可以通过软件来实现，当通过硬件实现时，该处理器可以是逻辑电路、集成电路等；当通过软件来实现时，该处理器可以是一个通用处理器，通过读取存储器中存储的软件代码来实现。此外，以上处理器可以为一个或多个，存储器可以为一个或多个。存储器可以与处理器集成在一起，或者存储器与处理器分离设置。在具体实现过程中，存储器可以与处理器集成在同一块芯片上，也可以分别设置在不同的芯片上，本技术实施例对存储器的类型以及存储器与处理器的设置方式不做限定。
43、第五方面，本技术提供一种通信系统，该通信系统可以包括第一通信装置和第二通信装置；其中，第一通信装置用于执行上述第一方面或第一方面任意可能实现方法，第二通信装置用于执行上述第二方面或第二方面任意可能实现方法。
44、第六方面，本技术提供一种计算机可读存储介质，所述计算机存储介质中存储有计算机程序(或计算机可读指令)，当计算机读取并执行部分或全部所述计算机可读指令时，上述第一方面至第二方面中的任一种可能的设计中的方法被执行。
45、示例性的，计算机可读存储介质可以是计算机能够存取的任何可用介质。以此为例但不限于：计算机可读介质可以包括非瞬态计算机可读介质、随机存取存储器(random-access memory，ram)、只读存储器(read-only memory，rom)、电可擦除可编程只读存储器(electrically eprom，eeprom)或其他光盘存储、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质。
46、第七方面，本技术提供一种计算机程序产品，当计算机读取并执行所述计算机程序产品时，使得上述第一方面至第二方面中的任一种可能的设计中的方法被执行。
47、第八方面，本技术提供一种芯片(或芯片系统)，所述芯片包括处理器，所述处理器与存储器耦合，所述存储器中存储有计算机程序；所述处理器用于调用所述存储器中的部分或全部所述计算机程序，使得上述第一方面至第二方面中的任一种可能的设计中的方法被执行。