制造半导体器件的方法与流程

本公开的示例实施例涉及形成接合结构的方法、使用该方法制造半导体器件的方法以及由此制造的半导体器件。

背景技术：

1、已经进行了研究以减小半导体器件中包括的元件的尺寸并且提高其性能。例如，在动态随机存取存储器（dram）中，已经进行了对可靠且稳定地形成具有减小的尺寸的元件的研究。然而，随着元件的尺寸减小，半导体器件的分散性质可能劣化。

技术实现思路

1、本公开的一个或更多个示例实施例是为了提供一种具有改善的集成密度的半导体器件。

2、本公开的一个或更多个示例实施例是为了提供一种制造半导体器件的方法。

3、根据本公开的一方面，一种制造半导体器件的方法包括：形成包括彼此接合的第一结构和第二结构的接合结构，所述第一结构包括第一半导体衬底，所述第二结构包括第二半导体衬底，所述第二半导体衬底包括与所述第一结构相邻的第一部分和位于所述第一部分上的第二部分，所述第一部分包括掺杂有第一杂质的第一杂质注入区域，并且所述第二部分包括位于所述第一杂质注入区域上的第一半导体区域；通过对所述第二半导体衬底进行图案化形成至少一个半导体图案，所述至少一个半导体图案包括第一半导体图案，所述第一半导体图案包括所述第一杂质注入区域和所述第一半导体区域；以及在所述第一半导体图案中形成在第一方向上彼此间隔开的第一源极/漏极区域和第二源极/漏极区域，其中，形成所述第一源极/漏极区域还包括执行用于扩散和激活所述第一半导体图案中的所述第一杂质注入区域中的所述第一杂质的源极/漏极退火，并且其中，所述第一杂质注入区域通过所述源极/漏极退火被形成为所述第一源极/漏极区域。

4、根据本公开的一方面，一种制造半导体器件的方法包括：形成第一半导体结构；形成包括外围电路的第二半导体结构；以及通过将所述第一半导体结构接合到所述第二半导体结构来形成接合的半导体结构，其中，形成所述第一半导体结构还包括：形成包括第一杂质注入区域和位于所述第一杂质注入区域上的第一半导体区域的第一半导体图案；形成面对所述第一半导体图案的侧表面的第一栅极结构；在所述第一半导体图案中形成在第一方向上彼此间隔开的第一源极/漏极区域和第二源极/漏极区域；形成连接到所述第二源极/漏极区域的数据存储结构；以及形成连接到所述第一源极/漏极区域的位线，其中，形成所述第一源极/漏极区域还包括执行用于扩散和激活所述第一半导体图案中的所述第一杂质注入区域中的第一杂质的源极/漏极退火，其中，所述第一杂质注入区域通过所述源极/漏极退火被形成为所述第一源极/漏极区域，并且其中，所述第二源极/漏极区域位于所述第一半导体区域的区域中。

5、根据本公开的一方面，一种制造半导体器件的方法包括：形成半导体衬底，所述半导体衬底包括第一部分和位于所述第一部分上的第二部分，所述第一部分包括掺杂有第一杂质的第一杂质注入区域和掺杂有与所述第一杂质不同的第二杂质的第二杂质注入区域，并且所述第二部分包括位于所述第一杂质注入区域上的第一半导体区域和位于所述第二杂质注入区域上的第二半导体区域；通过对所述半导体衬底进行图案化来形成多个半导体图案，所述多个半导体图案包括第一半导体图案和第二半导体图案，所述第一半导体图案包括所述第一杂质注入区域和所述第一半导体区域，并且所述第二半导体图案包括位于所述第二杂质注入区域上的所述第二半导体区域；形成多个栅极结构，所述多个栅极结构包括面对所述第一半导体图案的表面的第一栅极结构和面对所述第二半导体图案的表面的第二栅极结构；以及形成多个源极/漏极区域，其中，所述多个源极/漏极区域包括：位于所述第一半导体图案中的第一源极/漏极区域和第二源极/漏极区域，所述第一源极/漏极区域和所述第二源极/漏极区域在第一方向上彼此间隔开；以及位于所述第二半导体图案中的第三源极/漏极区域和第四源极/漏极区域，所述第三源极/漏极区域和所述第四源极/漏极区域在所述第一方向上彼此间隔开，其中，形成所述第一源极/漏极区域和所述第三源极/漏极区域包括执行用于扩散和激活所述第一半导体图案中的所述第一杂质注入区域中的所述第一杂质以及同时扩散和激活所述第二半导体图案中的所述第二杂质注入区域中的所述第二杂质的源极/漏极退火，其中，所述第一杂质注入区域通过所述源极/漏极退火被形成为所述第一源极/漏极区域，并且其中，所述第二杂质注入区域通过所述源极/漏极退火被形成为所述第三源极/漏极区域。

1.一种制造半导体器件的方法，所述方法包括：

2.根据权利要求1所述的方法，所述方法还包括：

3. 根据权利要求1所述的方法，其中，形成所述第一源极/漏极区域和所述第二源极/漏极区域还包括：

4. 根据权利要求1所述的方法，其中，形成所述第一源极/漏极区域和所述第二源极/漏极区域还包括：

5.根据权利要求1所述的方法，其中，形成所述接合结构还包括：

6. 根据权利要求5所述的方法，其中，形成所述接合结构还包括在所述第一半导体衬底上形成接合电介质层，

7.根据权利要求5所述的方法，其中，形成所述接合结构还包括在所述初步第二半导体衬底上形成缓冲电介质层，并且

8.根据权利要求5所述的方法，其中，所述晶片接合工艺在包括h2o的湿气氛中执行，并且

9.根据权利要求1所述的方法，其中，形成所述接合结构还包括：

10. 根据权利要求9所述的方法，其中，形成所述接合结构还包括在所述第二半导体衬底的所述第一半导体区域中掺杂与所述第一杂质不同的相反杂质。

11.根据权利要求1所述的方法，其中，在所述接合结构中，所述第二半导体衬底的所述第一部分还包括第二杂质注入区域，并且所述第二半导体衬底的所述第二部分还包括位于所述第二杂质注入区域上的第二半导体区域，并且

12.根据权利要求11所述的方法，所述方法还包括：

13. 根据权利要求12所述的方法，其中，所述至少一个半导体图案还包括电隔离的虚设半导体图案。

14.根据权利要求13所述的方法，其中，所述电隔离的虚设半导体图案包括第一虚设源极/漏极区域，所述第一虚设源极/漏极区域具有与所述第一源极/漏极区域设置在相同的水平高度的至少一部分，并且

15.根据权利要求1所述的方法，所述方法还包括在形成所述第一源极/漏极区域和所述第二源极/漏极区域之后去除所述第一结构。

16.一种制造半导体器件的方法，所述方法包括：

17.根据权利要求16所述的方法，其中，所述第一源极/漏极区域在所述第一方向上的第一厚度大于所述第二源极/漏极区域在所述第一方向上的第二厚度。

18.根据权利要求16所述的方法，其中，所述第一源极/漏极区域中的杂质是砷，并且所述第二源极/漏极区域中的杂质是磷。

19.一种制造半导体器件的方法，所述方法包括：

20.根据权利要求19所述的方法，其中，形成所述第一源极/漏极区域和所述第二源极/漏极区域包括：