半导体封装结构的制作方法

本申请涉及半导体，更具体地，涉及一种半导体封装结构。

背景技术：

1、桥接芯片的铜柱与芯片间区域的rdl之间会发现分层。这种分层是由结构应力引起的。分层在模具边缘最为严重，但从顶部模具边缘到中心，分层情况会更好。

2、例如在图1a和图1b所示的结构中，桥接芯片（bridge die）10嵌入在重分布层20下方的模封层32中。桥接芯片10通过其表面上的连接端子13（例如铜柱）连接至重分布层（redistribution layer，rdl）20的最底部线路。桥接芯片10位于重分布层20上的两个芯片40下方。

3、然而，在图1a和图1b所示的结构在上基板（on substrate，os）组装之后，通过失效分析（fa）可以观察到：桥接芯片10的连接端子13与重分布层20的最底部线路之间的界面13a处产生分层。分层现象在两个芯片40相邻的边缘区域25中最为严重，在从两个芯片40相邻的边缘42往中心的方向51上，分层现象逐渐改善。该分层问题并非由于传统的粘附力不足所致。常规的粘附力改善方法，例如通过等离子处理或酸洗来增强表面粗糙度，很难防御内部结构应力，无法有效解决此类分层问题。这一技术瓶颈限制了半导体封装产品的良率和可靠性。

技术实现思路

1、针对以上问题，本申请提出一种半导体封装结构，通过在芯片的边缘区设置虚设部件，至少能够抵抗应力，防止分层现象的发生，并抑制翘曲。

2、根据本申请的一个方面，提供了一种半导体封装结构，其包括：第一管芯和第二管芯，沿第一横向方向由一间隔隔开；第三管芯，位于第一管芯和第二管芯下方；线路层，位于第一管芯和第二管芯与第三管芯之间，第三管芯电连接于线路层，第一管芯和第二管芯中的每个的面向线路层的有源面包括功能区、以及在功能区与间隔之间的边缘区，功能区设有电连接于线路层的多个连接部件；至少一个虚设部件，位于线路层上，并位于边缘区下方，其中，至少一个虚设部件中的每个虚设部件沿垂直于第一横向方向的第二横向方向延伸。

3、在一些实施例中，多个连接部件之间在第一横向方向上具有第一节距，至少一个虚设部件之间在第一横向方向上具有第二节距，第一节距与第二节距不同。

4、在一些实施例中，多个连接部件之间在第一横向方向上具有第一间距，至少一个虚设部件之间在第一横向方向上具有第二间距，第一间距与第二间距不同。

5、在一些实施例中，多个连接部件中的每个连接部件在第一横向方向上具有第一尺寸，至少一个虚设部件中的每个虚设部件在第一横向方向上具有第二尺寸，第二尺寸大于第一尺寸。

6、在一些实施例中，第三管芯具有电连接至线路层的多个电连接件，其中，沿第一横向方向，至少一个虚设部件中的每个虚设部件位于相应的功能区下方的电连接件与间隔之间。

7、在一些实施例中，至少一个虚设部件中的每个虚设部件与间隔在竖直方向上不重叠，其中，竖直方向垂直于第一横向方向和第二横向方向。

8、在一些实施例中，至少一个虚设部件中的每个虚设部件包括多个层。

9、在一些实施例中，至少一个虚设部件中的每个虚设部件以及多个连接部件中的每个连接部件均包括：第一金属层，位于线路层上；第二金属层，连接于第一管芯和第二管芯中的相应一个的有源面；连接层，位于第一金属层和第二金属层之间。

10、在一些实施例中，至少一个虚设部件排列为多行，每一行沿第二横向方向延伸，其中，多行包括在第一横向方向上相邻的第一行和第二行，第一行中的虚设部件之间存在第一间隙，第二行中的虚设部件之间存在第二间隙，第一间隙与第二间隙在第一横向方向上彼此偏移。

11、根据本申请的另一个方面，提供了一种半导体封装结构，其包括：线路层；第一管芯和第二管芯，位于线路层上方，并且沿第一横向方向由一间隔隔开；第三管芯，位于线路层下方，第三管芯的一部分与间隔在竖直方向上重叠，其中，第三管芯具有电连接至线路层的多个连接端子，第一管芯和第二管芯中的每个的面向线路层的有源面包括功能区和围绕功能区的边缘区，功能区设有电连接于线路层的多个连接部件；至少一个虚设部件，位于线路层与第一管芯和第二管芯中的相应一个的边缘区之间，其中，在第一横向方向上，至少一个虚设部件中的每个虚设部件位于第三管芯的多个连接端子与间隔之间。

12、在一些实施例中，第三管芯的多个连接端子中的每个连接端子与线路层中的最底部通孔层中的相应的通孔相接并形成相接界面，其中，相接界面的面积小于多个连接端子中的相应一个连接端子的顶面面积。

13、在一些实施例中，在第一横向方向上，至少一个虚设部件将间隔与第三管芯的相应的功能区下方的每个连接端子间隔开。

14、在一些实施例中，至少一个虚设部件中的每个虚设部件从线路层竖直延伸至与第一管芯和第二管芯中的相应一个的边缘区中的有源面接触。

15、在一些实施例中，第一管芯和第二管芯中的每个的功能区具有矩形的俯视形状。

16、在一些实施例中，至少一个虚设部件中的每个虚设部件沿垂直于第一横向方向的第二横向方向延伸，第三管芯具有在第二横向方向上相对的侧壁，至少一个虚设部件在第二横向方向上延伸超过第三管芯的侧壁。

17、根据本申请的又一个方面，提供了一种半导体封装结构，其包括：基板；线路层，位于基板上方；第一管芯和第二管芯，位于线路层上方，并且沿第一横向方向由一间隔隔开；模封层，位于线路层上方，并围绕第一管芯和第二管芯；第三管芯，位于线路层下方并电连接于线路层，第一管芯和第二管芯中的每个的面向线路层的有源面包括功能区和围绕功能区的边缘区，功能区设有电连接于线路层的多个连接部件；至少一个虚设部件，位于线路层上，并位于边缘区下方，其中，至少一个虚设部件中的每个虚设部件沿垂直于第一横向方向的第二横向方向延伸。

18、在一些实施例中，线路层在第一横向方向上存在翘曲。

19、在一些实施例中，第三管芯具有接触于并电连接于线路层的多个连接端子，至少一个虚设部件中的每个虚设部件在第一横向方向上位于第三管芯的多个连接端子与间隔之间。

20、在一些实施例中，半导体封装结构还包括填充层，位于第一管芯与线路层之间、以及第二管芯与线路层之间，其中，填充层围绕多个连接部件和至少一个虚设部件。

21、在一些实施例中，第三管芯为桥接管芯，第一管芯和第二管芯通过线路层和第三管芯相互电连接。

1.一种半导体封装结构，其特征在于，包括：

2.根据权利要求1所述的半导体封装结构，其特征在于，

3.根据权利要求1所述的半导体封装结构，其特征在于，

4.根据权利要求1所述的半导体封装结构，其特征在于，

5.根据权利要求1所述的半导体封装结构，其特征在于，

6.根据权利要求1所述的半导体封装结构，其特征在于，

7.根据权利要求1所述的半导体封装结构，其特征在于，

8.根据权利要求7所述的半导体封装结构，其特征在于，所述至少一个虚设部件中的每个虚设部件以及所述多个连接部件中的每个连接部件均包括：

9.根据权利要求1所述的半导体封装结构，其特征在于，

10.一种半导体封装结构，其特征在于，包括：

11.根据权利要求10所述的半导体封装结构，其特征在于，

12.根据权利要求10所述的半导体封装结构，其特征在于，

13.根据权利要求10所述的半导体封装结构，其特征在于，

14.根据权利要求10所述的半导体封装结构，其特征在于，

15.根据权利要求10所述的半导体封装结构，其特征在于，

16.一种半导体封装结构，其特征在于，包括：

17.根据权利要求16所述的半导体封装结构，其特征在于，

18.根据权利要求17所述的半导体封装结构，其特征在于，

19.根据权利要求16所述的半导体封装结构，其特征在于，还包括：

20.根据权利要求16所述的半导体封装结构，其特征在于，