半导体器件及制备方法、功率模块、功率转换电路和车辆与流程

本技术实施例涉及半导体，尤其涉及一种半导体器件及制备方法、功率模块、功率转换电路和车辆。

背景技术：

1、碳化硅沟槽器件具有电流密度大，元胞节距（cell pitch）小等优点，应用广泛。其中，碳化硅jfet器件在长期工作可靠性方面具有优势。但现有的碳化硅jfet器件中，jfet区电阻较大，从而影响器件性能。

技术实现思路

1、本技术提供一种半导体器件及制备方法、功率模块、功率转换电路和车辆，实现降低jfet电阻，加强对电流沟道的调控能力，提升器件的开关速度与可靠性。

2、第一方面，本发明实施例提供一种半导体器件，包括：

3、半导体本体，所述半导体本体包括相对设置的第一表面和第二表面，所述半导体本体还包括第一区域、第二区域和埋层；所述埋层设置于所述第一表面和所述第二表面之间；所述第一区域设置于所述第一表面和所述第二表面之间，并贯穿所述埋层；所述第二区域位于第一表面，并至少部分所述第二区域与所述埋层接触；所述第一区域为第一导电类型，所述埋层和所述第二区域为第二导电类型；

4、栅极，位于部分所述第一表面，并至少覆盖所述第二区域，与所述第二区域形成欧姆接触；

5、源极，位于部分所述第一表面；

6、漏极，位于所述第二表面。

7、可选的，所述半导体本体还包括所述第一导电类型的第三区域，所述第三区域位于所述第一表面，且所述第三区域与所述第二区域不交叠；所述第一区域在所述第二表面上的正投影至少位于所述第三区域在所述第二表面上的正投影内；在所述半导体本体的厚度方向上，所述第三区域与所述第一区域之间具有间隔；所述厚度方向为所述第一表面指向所述第二表面的方向；

8、所述源极位于部分所述第一表面，并至少覆盖所述第三区域，与所述第三区域形成欧姆接触。

9、可选的，所述第二区域包括沿所述厚度方向设置的第一子区和第二子区；所述第一子区位于所述第一表面，所述第二子区位于所述第一子区远离所述第一表面的一侧；所述第二子区分别与所述第一子区和所述埋层接触；

10、在第一方向上，所述第二子区的宽度小于所述第一子区的宽度；所述第一方向为所述第二区域指向所述第三区域的方向，且与所述厚度方向垂直；所述间隔和所述第二区域在所述第一方向上的投影具有交叠。

11、可选的，所述第二区域包括沿所述厚度方向设置的第一子区、第二子区和第三子区；所述第一子区位于所述第一表面，所述第二子区分别与所述第一子区和所述第三子区接触；所述第三子区与所述埋层接触；

12、在第一方向上，所述第二子区的宽度小于所述第三子区的宽度；所述第一方向为所述第二区域指向所述第三区域的方向，且与所述厚度方向垂直；所述间隔和所述第二区域在所述第一方向上的投影具有交叠。

13、可选的，沿所述厚度方向，所述第二子区在所述第一方向上的宽度呈非等宽度设置。

14、可选的，沿所述厚度方向，所述第二子区在所述第一方向上的宽度逐渐增大。

15、可选的，所述第三区域包括沿所述厚度方向设置的至少两个子区，其中，所述至少两个子区包括第四子区和第五子区；所述第四子区位于所述第一表面，所述第五子区位于最靠近所述第二表面的一侧；

16、所述第五子区在第一方向上的宽度大于所述第四子区在所述第一方向上的宽度；或，所述第五子区在第一方向上的宽度小于所述第四子区在所述第一方向上的宽度；所述第一方向为所述第二区域指向所述第三区域的方向，且与所述厚度方向垂直。

17、可选的，所述至少两个子区还包括至少一个第六子区；所述第六子区位于所述第四子区和所述第五子区之间；

18、在所述厚度方向，所述第四子区、所述第六子区和第五子区在所述第一方向上的宽度呈递增或递减设置。

19、可选的，所述第五子区在所述第二表面上的正投影至少覆盖所述第一区域在所述第二表面上的正投影。

20、第二方面，本发明实施例提供一种功率模块，包括基板与至少一个如本发明任意实施例所述的半导体器件，所述基板用于承载所述半导体器件。

21、第三方面，本发明实施例提供一种功率转换电路，所述功率转换电路用于电流转换、电压转换、功率因数校正中的一个或多个；

22、所述功率转换电路包括电路板以及至少一个如本发明任意实施例所述的半导体器件，所述半导体器件与所述电路板电连接。

23、第四方面，本发明实施例提供一种车辆，包括负载以及如本发明任意实施例所述的功率转换电路，所述功率转换电路用于将交流电转换为直流电、将交流电转换为交流电、将直流电转换为直流电或者将直流电转换为交流电后，输入到所述负载。

24、第五方面，本发明实施例提供一种半导体器件的制备方法，包括：

25、提供半导体本体，所述半导体本体包括相对设置的第一表面和第二表面，所述半导体本体还包括第一区域、第二区域和埋层；所述埋层设置于所述第一表面和所述第二表面之间；所述第一区域设置于所述第一表面和所述第二表面之间，并贯穿所述埋层；所述第二区域位于第一表面，并至少部分所述第二区域与所述埋层接触；所述第一区域为第一导电类型，所述埋层和所述第二区域为第二导电类型；

26、在所述第一表面形成源极和栅极；其中，所述栅极至少覆盖所述第二区域，与所述第二区域形成欧姆接触；

27、在所述第二表面形成漏极。

28、可选的，所述半导体本体还包括所述第一导电类型的第三区域；

29、提供半导体本体，包括：

30、提供衬底；

31、在所述衬底一侧形成第一半导体层；

32、在所述第一半导体层的表面形成所述埋层；

33、在所述埋层远离所述第一半导体层的表面形成第二半导体层；

34、在所述第二半导体层远离所述第一半导体层的表面作为第一表面，在部分所述第一表面形成第二区域；

35、在部分所述第一表面形成第三区域，所述第三区域与所述第二区域不交叠；

36、在所述第二半导体层内形成第一区域，所述第一区域贯穿所述埋层；所述第一区域在所述第二表面上的正投影至少位于所述第三区域在所述第二表面上的正投影内；在所述半导体本体的厚度方向上，所述第三区域与所述第一区域之间具有间隔；所述厚度方向为所述第一表面指向所述第二表面的方向。

37、可选的，所述第二区域包括沿所述厚度方向设置的第一子区和第二子区；

38、在部分所述第一表面形成第二区域包括：

39、在部分所述第一表面形成所述第一子区，以及在所述第一子区远离所述第一表面的一侧形成第二子区；所述第二子区分别与所述第一子区和所述埋层接触；在第一方向上，所述第二子区的宽度小于所述第一子区的宽度；所述第一方向为所述第二区域指向所述第三区域的方向，且与所述厚度方向垂直；所述第二子区至少与所述间隔在所述第二区域上的正投影具有交叠。

40、可选的，所述第二区域包括沿所述厚度方向设置的第一子区、第二子区和第三子区；

41、在部分所述第一表面形成第二区域包括：

42、在部分所述第一表面形成所述第一子区；

43、在所述第一子区远离所述第一表面的一侧形成所述第三子区；所述第三子区与所述埋层接触；

44、所述第一子区和所述第三子区之间形成所述第二子区；所述第二子区分别与所述第一子区和所述第三子区接触；在第一方向上，所述第二子区的宽度小于所述第三子区的宽度；所述第一方向为所述第二区域指向所述第三区域的方向，且与所述厚度方向垂直；所述间隔和所述第二区域在所述第一方向上的投影具有交叠。

45、可选的，所述第三区域包括沿所述厚度方向设置的至少两个子区，其中，所述至少两个子区包括第四子区、第五子区和第六子区；

46、在部分所述第一表面形成第三区域包括：

47、在所述第一表面多次注入形成所述第四子区、所述第五子区和所述第六子区，所述第四子区位于所述第一表面，所述第五子区位于最靠近所述第二表面的一侧；所述第六子区位于第五子区和第四子区之间；在所述厚度方向，所述第四子区、所述第六子区和第五子区在第一方向上的宽度递增或递减；所述第五子区在所述第二表面上的正投影至少覆盖所述第一区域在所述第二表面上的正投影；所述第一方向为所述第二区域指向所述第三区域的方向，且与所述厚度方向垂直。

48、本技术实施例中提供的半导体器件，包括半导体本体，半导体本体包括第一区域、第二区域和埋层。埋层设置于第一表面和第二表面之间，第一区域贯穿埋层。通过设置贯穿埋层的第一区域作为电流通道，为源极侧提供了直接的载流子注入路径，有效降低jfet电阻。并且第二区域与埋层形成直接接触，使得栅极的控制电场能够更直接的作用于整个沟道区域，加强了对电流沟道的调控能力，有利于提升器件的开关速度与可靠性。