半导体器件及其制备方法与流程

本发明涉及半导体，尤其涉及一种半导体器件及其制备方法。

背景技术：

1、在半导体器件的制备工艺中，尤其是存储器件，在衬底上形成位线结构后，在位线结构的侧壁形成侧壁。位线结构包括位线半导体层，位线半导体层的材质包括硅，在形成侧壁时，会先采用沉积工艺形成材质包含氧的侧壁，沉积工艺中的氧等离子体会氧化位线半导体层，导致位线半导体层的侧壁内凹，从而影响半导体器件的可靠性。

技术实现思路

1、本发明的目的在于提供半导体器件及其制备方法，提高半导体器件的可靠性。

2、为了达到上述目的，本发明提供了一种半导体器件，包括：

3、衬底；

4、位线结构，位于衬底上；

5、第一侧壁，位于所述位线结构的侧壁上且与所述位线结构直接接触，所述第一侧壁包括上半部侧壁和下半部侧壁，所述上半部侧壁和所述下半部侧壁彼此分离；

6、第二侧壁，位于所述第一侧壁上和所述位线结构的侧壁上，所述第二侧壁与所述上半部侧壁的侧壁和底面、所述位线结构的侧壁、所述下半部侧壁的侧壁和顶面直接接触。

7、可选的，所述位线结构包括由下至上依次堆叠的位线半导体层、位线金属层和位线盖层，所述上半部侧壁位于所述位线盖层的侧壁上，所述下半部侧壁位于所述位线半导体层的侧壁上。

8、可选的，所述第二侧壁与所述位线金属层的侧壁直接接触。

9、可选的，所述第二侧壁具有凹向所述位线金属层的凹陷部。

10、可选的，位于所述第一侧壁上的所述第二侧壁的厚度大于位于所述位线结构的侧壁上的所述第二侧壁的厚度。

11、可选的，还包括所述第三侧壁，所述第三侧壁覆盖所述第二侧壁。

12、可选的，所述第三侧壁具有凹向所述位线金属层的凹陷部。

13、可选的，还包括存储节点接触结构，所述存储节点接触结构位于相邻所述位线结构之间，并延伸至所述衬底中。

14、可选的，所述存储节点接触结构具有朝向所述位线金属层的突出部。

15、可选的，所述第一侧壁的材质包括氮化硅，所述第二侧壁的材质包括氧化硅和/或氮氧化硅。

16、本发明还提供了一种半导体器件的制备方法，包括：

17、提供衬底；

18、形成位线结构位于衬底上；

19、形成第一侧壁位于所述位线结构的侧壁上且与所述位线结构直接接触，以及形成第二侧壁位于所述第一侧壁上和所述位线结构的侧壁上；

20、其中，所述第一侧壁包括上半部侧壁和下半部侧壁，所述上半部侧壁和所述下半部侧壁彼此分离，所述第二侧壁与所述上半部侧壁的侧壁和底面、所述位线结构的侧壁、所述下半部侧壁的侧壁和顶面直接接触。

21、可选的，所述位线结构包括由下至上依次堆叠的位线半导体层、位线金属层和位线盖层，形成所述第一侧壁和所述第二侧壁的步骤包括：

22、形成第一侧壁材料层顺形地覆盖所述位线结构，所述位线金属层侧壁的第一侧壁材料层的厚度小于所述位线半导体层和所述位线盖层侧壁的第一侧壁材料层的厚度；

23、氧化所述第一侧壁材料层形成所述第二侧壁，所述位线金属层侧壁的第一侧壁材料层被完全氧化，所述位线半导体层和所述位线盖层侧壁的第一侧壁材料层被部分氧化，剩余的所述第一侧壁材料层作为所述第一侧壁。

24、可选的，位于所述第一侧壁上的所述第二侧壁的厚度大于位于所述位线结构的侧壁上的所述第二侧壁的厚度。

25、可选的，所述第一侧壁的材质包括氮化硅，所述第二侧壁的材质包括氧化硅和/或氮氧化硅。

26、可选的，在形成所述第二侧壁后，还包括形成第三侧壁顺形地覆盖所述第二侧壁。

27、可选的，所述第三侧壁具有凹向所述位线金属层的凹陷部。

28、可选的，在形成所述第三侧壁后，还包括形成存储节点接触结构位于相邻所述位线结构之间，并延伸至所述衬底中。

29、可选的，所述存储节点接触结构具有朝向所述位线金属层的突出部。

30、在本发明提供的半导体器件及其制备方法中，位线结构位于衬底上，第一侧壁位于位线结构的侧壁上且与位线结构直接接触，第一侧壁包括上半部侧壁和下半部侧壁，上半部侧壁和下半部侧壁彼此分离；第二侧壁位于第一侧壁上和位线结构的侧壁上，第二侧壁与上半部侧壁的侧壁和底面、位线的侧壁、下半部侧壁的侧壁和顶面直接接触。本发明中第一侧壁位于位线结构的侧壁上，且上半部侧壁和下半部侧壁彼此分离，第一侧壁作为制备第二侧壁的抗氧化层，第一侧壁能够防止氧化工艺中的氧等离子体氧化部分位线结构，以避免造成位线结构的侧壁出现内凹，从而保证位线结构的结构完整，提高半导体器件的可靠性。

1.一种半导体器件，其特征在于，包括：

2.如权利要求1所述的半导体器件，其特征在于，所述位线结构包括由下至上依次堆叠的位线半导体层、位线金属层和位线盖层，所述上半部侧壁位于所述位线盖层的侧壁上，所述下半部侧壁位于所述位线半导体层的侧壁上。

3.如权利要求2所述的半导体器件，其特征在于，所述第二侧壁与所述位线金属层的侧壁直接接触。

4.如权利要求2所述的半导体器件，其特征在于，所述第二侧壁具有凹向所述位线金属层的凹陷部。

5.如权利要求1所述的半导体器件，其特征在于，位于所述第一侧壁上的所述第二侧壁的厚度大于位于所述位线结构的侧壁上的所述第二侧壁的厚度。

6.如权利要求2所述的半导体器件，其特征在于，还包括所述第三侧壁，所述第三侧壁覆盖所述第二侧壁。

7.如权利要求6所述的半导体器件，其特征在于，所述第三侧壁具有凹向所述位线金属层的凹陷部。

8.如权利要求2所述的半导体器件，其特征在于，还包括存储节点接触结构，所述存储节点接触结构位于相邻所述位线结构之间，并延伸至所述衬底中。

9.如权利要求8所述的半导体器件，其特征在于，所述存储节点接触结构具有朝向所述位线金属层的突出部。

10.如权利要求1所述的半导体器件，其特征在于，所述第一侧壁的材质包括氮化硅，所述第二侧壁的材质包括氧化硅和/或氮氧化硅。

11.一种半导体器件的制备方法，其特征在于，包括：

12.如权利要求11所述的半导体器件的制备方法，其特征在于，所述位线结构包括由下至上依次堆叠的位线半导体层、位线金属层和位线盖层，形成所述第一侧壁和所述第二侧壁的步骤包括：

13.如权利要求11所述的半导体器件的制备方法，其特征在于，位于所述第一侧壁上的所述第二侧壁的厚度大于位于所述位线结构的侧壁上的所述第二侧壁的厚度。

14.如权利要求11所述的半导体器件的制备方法，其特征在于，所述第一侧壁的材质包括氮化硅，所述第二侧壁的材质包括氧化硅和/或氮氧化硅。

15.如权利要求12所述的半导体器件的制备方法，其特征在于，在形成所述第二侧壁后，还包括形成第三侧壁顺形地覆盖所述第二侧壁。

16.如权利要求15所述的半导体器件的制备方法，其特征在于，所述第三侧壁具有凹向所述位线金属层的凹陷部。

17.如权利要求15所述的半导体器件的制备方法，其特征在于，在形成所述第三侧壁后，还包括形成存储节点接触结构位于相邻所述位线结构之间，并延伸至所述衬底中。

18.如权利要求17所述的半导体器件的制备方法，其特征在于，所述存储节点接触结构具有朝向所述位线金属层的突出部。