一种电荷共享恒定斜率数字时间转换器

本发明属于数字时间转换器集成电路，涉及一种用于分数-n锁相环中可控延时补偿的起始电压基准修正型电荷共享恒定斜率数字时间转换器。

背景技术：

1、数字时间转换器（digital-to-time converter，dtc）用于根据数字控制码产生相应的时间延迟。在分数-n锁相环中，dtc可用于补偿分数分频调制引入的时钟边沿误差，其延时范围、时间分辨率和线性度会影响锁相环的相位噪声及杂散性能。

2、恒定斜率dtc通过改变斜坡信号的起始电压产生不同延时，并使不同数字控制码对应的斜坡信号以基本一致的斜率跨越比较阈值，有利于降低码相关延时误差。然而，常规恒定斜率dtc通常需要较大的斜坡节点负载电容，并可能采用电流型数模转换器或相应电流生成支路，从而增加电路面积和功耗。现有技术如申请公布号为cn110908270a的发明专利公开了一种恒定斜率数字时间转换器，使用了开关电容数模转换器，起始放电电压可以高于电源电压，放电电流源工作的电压区间扩展至更高的电压到阈值电压的范围，因此实现了在更大的延时时间范围内的高线性度。

3、为降低上述开销，可采用电荷共享恒定斜率dtc。该结构利用固定电容和可编程电容阵列进行预充电和电荷共享，以形成与数字控制码对应的起始电压，再通过恒定斜率斜坡完成电压至时间的转换。在电荷共享恒定斜率dtc中，延时调节范围与可编程电容阵列规模相关。若通过直接增加电容阵列位数扩大延时调节范围，将增加电容单元数量、阵列总电容和版图面积，并可能增大节点负载及寄生效应。

4、为在不直接增加实际电容阵列位数的条件下扩大延时调节范围，可采用范围扩展方式，根据调节区间控制信号选择不同的预充电状态，并利用低位控制码形成各调节区间内部的起始电压。例如，可利用九位可编程电容阵列覆盖十位数字控制码对应的延时调节范围。然而，在范围扩展型电荷共享恒定斜率dtc中，相邻调节区间边界处的起始电压状态可能相同或过于接近。尤其在有限预充电时间条件下，第二调节区间中固定电容和可编程电容阵列共同参与预充电，其实际充电状态会影响该区间起始端的起始电压，进而导致边界输出延时步进异常和微分非线性增大。

5、因此，需要提供一种电荷共享恒定斜率数字时间转换器，在利用范围扩展方式降低电容阵列规模和版图开销的同时，对调节区间边界处的起始电压状态进行修正，以改善边界延时步进异常问题。

技术实现思路

1、本发明所要解决的技术问题在于如何修正调节区间边界处的起始电压状态。

2、本发明是通过以下技术方案解决上述技术问题的：

3、一种电荷共享恒定斜率数字时间转换器，包括：

4、动态电荷建立网络，用于通过预充电和电荷共享形成与数字控制码对应的起始电压；所述动态电荷建立网络内置有范围扩展控制逻辑电路，用于根据起始电压基准修正信号svrc选择第一调节区间或第二调节区间对应的预充电状态，并在电荷共享阶段根据低位控制码形成多个调节区间；

5、第一预充电支路，连接在电源电压端与起始电压节点vset之间，用于在预充电阶段对动态电荷建立网络进行充电；

6、起始电压基准修正支路，与第一预充电支路并联，并接收起始电压基准修正信号svrc，在第二调节区间的预充电阶段与第一预充电支路共同导通，增大由电源电压端至起始电压节点的充电电平，并修正电荷共享后形成的起始电压；

7、恒定斜坡发生器，与起始电压节点vset连接，基于起始电压建立斜坡初始电压，并产生斜坡信号；

8、阈值比较器，通过斜坡节点vramp与恒定斜坡发生器连接，用于检测斜坡信号的阈值跨越，并输出与数字控制码对应的延时信号。

9、进一步地，当所述起始电压基准修正信号svrc为高电平时，数字时间转换器工作于第一调节区间；当svrc为低电平时，数字时间转换器工作于第二调节区间。

10、进一步地，所述第一预充电支路包括第一pmos晶体管mp1；所述第一pmos晶体管mp1的源极与电源电压端vdd连接，漏极与动态电荷建立网络连接，栅极接收预充电控制信号en。

11、进一步地，所述起始电压基准修正支路包括串联的第二pmos晶体管mp2和第三pmos晶体管mp3；所述第二pmos晶体管mp2的源极与电源电压端vdd连接，栅极接收预充电控制信号en，漏极与第三pmos晶体管mp3的源极连接；所述第三pmos晶体管mp3的漏极与第一pmos晶体管mp1的漏极连接，第三pmos晶体管mp3的栅极接收起始电压基准修正信号svrc。

12、进一步地，所述第一pmos晶体管mp1和第二pmos晶体管mp2的栅极接收预充电控制信号en，第三pmos晶体管mp3的栅极接收起始电压基准修正信号svrc；

13、在第二调节区间的预充电阶段，起始电压基准修正信号svrc和预充电控制信号en均为低电平，起始电压基准修正支路与第一预充电支路共同导通。

14、进一步地，所述动态电荷建立网络包括固定电容c0、可编程电容阵列和底板开关网络；所述固定电容c0的一端与第一pmos晶体管mp1的漏极连接，另一端连接低电位端；所述可编程电容阵列包括多个并联的电容单元，每个所述电容单元的一端与第一pmos晶体管mp1的漏极连接，电容单元的另一端连接底板开关网络；所述底板开关网络包括多个范围扩展控制逻辑电路，每个所述范围扩展控制逻辑电路的输出端均对应连接电容单元；其中，所述电容单元与范围扩展控制逻辑电路一一对应，电容单元的数量等于低位控制码的位数。

15、进一步地，所述范围扩展控制逻辑电路包括输入缓冲器b1、第一反相器f1、与门、或门和多路选择器；所述与门的第一输入端与第一反相器f1的输出端连接，第二输入端接收低位控制码，第一反相器f1的输入端接收输入信号dtcin；所述或门的第一输入端接收低位控制码，第二输入端接收输入信号dtcin；所述多路选择器的第一输入端、第二输入端分别与与门、或门的输出端连接，多路选择器的控制端接收起始电压基准修正信号svrc；其中，，d9为区间选择控制位。

16、进一步地，所述恒定斜坡发生器包括置位晶体管mp4、放电晶体管mn1、串联电阻r1、第一斜坡节点电容c1、第二斜坡节点电容c2；所述置位晶体管mp4、放电晶体管mn1、串联电阻r1依次串联，置位晶体管mp4的源极分别与可编程电容阵列中每个电容单元连接，置位晶体管mp4的漏极与放电晶体管mn1的漏极连接，串联电阻r1的一端与放电晶体管mn1的源极连接，串联电阻r1的另一端连接低电位端，置位晶体管mp4、放电晶体管mn1的栅极均接收输入信号dtcin；所述第一斜坡节点电容c1、第二斜坡节点电容c2的一端均连接在置位晶体管mp4的栅极与放电晶体管mn1的漏极之间的连接点上，另一端均连接低电位端。

17、进一步地，所述阈值比较器包括感测晶体管mp5和输出缓冲器b3；所述感测晶体管mp5的栅极与置位晶体管mp4的漏极连接，源极与电源电压端vdd连接，漏极与输出缓冲器b3的输入端连接，输出缓冲器b3输出延时信号dtcout。

18、进一步地，还包括前馈控制支路，所述前馈控制支路包括下拉晶体管mn2和第二反相器f2；所述第二反相器f2的输入端接收输入信号dtcin，输出端与下拉晶体管mn2的栅极连接，下拉晶体管mn2的源极连接低电位端，下拉晶体管mn2的漏极与输出缓冲器b3的输入端连接。

19、本发明的优点在于：

20、本发明通过提供一种起始电压基准修正型电荷共享恒定斜率数字时间转换器，可用于分数-n锁相环中，根据数字补偿控制信息产生可控时间延迟，以补偿分数分频调制过程中产生的时钟边沿误差。

21、与未设置起始电压基准修正支路的范围扩展型电荷共享恒定斜率数字时间转换器相比，本发明通过在第二调节区间的预充电阶段设置起始电压基准修正支路，提高有限预充电时间内的实际充电电平，使控制码512对应的起始电压相对于对比结构产生修正偏移，从而改善控制码511与控制码512边界处的起始电压步进异常，能够有效改善范围扩展型电荷共享恒定斜率数字时间转换器在相邻调节区间边界处，因起始电压状态重合或过于接近而产生的输出延时步进异常和微分非线性增大问题。

22、其次，范围扩展控制逻辑根据调节区间控制信号选择预充电及电荷共享方式，使九位可编程电容阵列覆盖十位数字控制码对应的延时调节范围。

23、然后，通过在恒定斜坡发生器的放电支路中串联设置电阻，能够减小放电电流随斜坡节点vramp电压变化产生的波动，有利于稳定放电斜率。

24、此外，本发明通过设置前馈控制支路，有利于减小斜坡节点的敏感寄生负载及关键转换阶段的噪声影响，并降低复位通路在延时转换阶段对阈值检测过程的影响。