集成电路及电源电路的制作方法

1.本发明涉及集成电路及电源电路。


背景技术：

2.以往，在从交流电源向负载输出目标电平的直流电压的电源电路中，有时使用根据整流电压的相位角来控制晶体管的导通期间的集成电路(例如参照专利文献1～3)。现有技术文献专利文献
3.专利文献1：日本专利特开平11－98820号公报专利文献2：日本专利特开2010-115105号公报专利文献3：日本专利特开2006-94697号公报


技术实现要素：

发明所要解决的技术问题
4.通常，这种集成电路设置有施加与整流电压相对应的电压的端子。但是，如果浪涌保护用的电容器连接到施加有与整流电压相对应的电压的端子，则集成电路可能无法适当地控制晶体管的导通期间，功率因数有时恶化。
5.本发明提供一种能够改善功率因数的集成电路和电源电路。用于解决技术问题的技术手段
6.为了解决上述问题，本发明的第一方式中，提供一种集成电路，包括施加有与交流电压相对应的整流电压的电感器和控制流过所述电感器的电感器电流的晶体管，该集成电路对根据所述交流电压生成目标电平的输出电压的电源电路的所述晶体管进行开关。所述集成电路包括：第一端子，该第一端子施加有与所述交流电压相对应的电压，并且与第一电容器相连接；驱动电路，该驱动电路在满足规定条件时导通所述晶体管，并基于与所述输出电压相对应的反馈电压和与所述交流电压相对应的电压来关断所述晶体管，以使得与所述交流电压相对应的电压的电平越高，导通所述晶体管的期间越短；以及放电电路，该放电电路从关断所述晶体管的第一定时到导通所述晶体管的第二定时为止对所述第一电容器进行放电。
7.在本发明的第二方式中，提供一种电源电路，是根据交流电压生成目标电平的输出电压的电源电路，包括：电感器，该电感器施加有与所述交流电压相对应的整流电压；晶体管，该晶体管控制流过所述电感器的电感器电流；以及集成电路，该集成电路对所述晶体管进行开关。所述集成电路包括：第一端子，该第一端子施加有与所述交流电压相对应的电压，并且与第一电容器相连接；驱动电路，该驱动电路在满足规定条件时导通所述晶体管，并基于与所述输出电压相对应的反馈电压和与所述交流电压相对应的电压来关断所述晶体管，以使得与所述交流电压相对应的电压的电平越高，导通所述晶体管的期间越短；以及放电电路，该放电电路从关断所述晶体管的第一定时到导通所述晶体管的第二定时为止对
所述第一电容器进行放电。发明效果
8.能提供一种能够改善功率因数的集成电路和电源电路。
9.另外，上述发明概要并不是对本发明的所有必要特征进行列举。此外，这些特征组的子组合也可以构成发明。
附图说明
10.图1表示ac-dc转换器11a的结构的一个示例。图2表示功率因数改善ic28a的结构的一个示例。图3表示振荡电路55a的结构的一个示例。图4表示放电电路41的结构的一个示例。图5表示放电电路41的动作波形的一个示例。图6表示使用了包含放电电路41在内的功率因素改善ic28a的ac-dc转换器11a的电压及电流的主要波形的一个示例。图7表示用于说明放电电路41的动作带给电压vh的影响的波形的一个示例。图8表示功率因素改善ic28a中没有放电电路41的情况下ac-dc转换器11a中的电压及电流的主要波形的一个示例。图9表示电源装置10的结构的一个示例。图10表示ac-dc转换器11b的结构的一个示例。图11表示功率因数改善ic28b的结构的一个示例。图12表示功率因数改善ic28c的结构的一个示例。图13表示振荡电路55b的结构的一个示例。图14表示包含功率因素改善ic28c的ac-dc转换器11a中的电压及电流的主要波形的一个示例。图15表示ac-dc转换器15的结构的一个示例。图16表示功率因数改善ic110a的结构的一个示例。图17表示放电电路46的结构的一个示例。图18表示ac-dc转换器11c的结构的一个示例。图19表示功率因数改善ic110b的结构的一个示例。图20表示功率因数改善ic110c的结构的一个示例。
具体实施方式
11.以下，通过发明的实施方式来说明本发明，但是以下的实施方式并不限定权利要求所涉及的发明。此外，实施方式中说明的特征的组合并不全是发明的解决手段所必需的。另外，对各附图中所示的相同或等同的结构要素、构件等赋予相同的标号，并适当地省略重复的说明。
12.本说明书中，使用了“连接”这一术语，在没有特别指定的情况下，“连接”是指“电连接”。本说明书中，对于电压或信号，如果逻辑电平为高(high)电平，则称为“h”电平，而如果逻辑电平为低(low)电平，则称为“l”电平。
13.图1表示ac-dc转换器11a的结构的一个示例。ac-dc转换器11a是利用商用电源的交流电压vac来生成目标电平的输出电压vout的升压斩波型电源电路。由ac-dc转换器11a生成的输出电压vout用于驱动负载12。
14.负载12例如是dc-dc转换器或在直流电压下进行动作的电子设备。
15.ac-dc转换器11a包括输入线路滤波器21、全波整流电路22、电容器23、27、32、36、37、变压器24、电阻25、33～35、二极管26、30、31、功率因数改善ic28a和nmos晶体管29。
16.＝＝＝到全波整流电路22的输入＝＝＝交流电源20是用于向输入线路滤波器21提供交流电压vac的商用交流电源。交流电压vac例如是100～277v、频率为50～60hz的电压。
17.输入线路滤波器21从交流电压vac中去除噪声，并将输入电压vin提供给全波整流电路22。输入线路滤波器21设置在施加有交流电压vac的节点n1、n2与全波整流电路22(后述)之间。另外，在本实施方式中，将施加有交流电压vac的节点n1、n2中的电流设为输入电流iin。
18.＝＝＝从全波整流电路22到负载12的结构＝＝＝全波整流电路22对输入电压vin进行全波整流，并将其作为整流电压vrec施加到电容器23和变压器24的主线圈l1。
19.电容器23将从全波整流电路22提供的整流电压vrec进行滤波。
20.变压器24具有流过电感器电流il的主线圈l1、以及与主线圈l1磁耦合的辅助线圈l2。在本实施方式中，辅助线圈l2被卷绕，以使得在辅助线圈l2中生成的电压具有与在主线圈l1中生成的电压相反的极性。辅助线圈l2经由电阻25连接到功率因数改善ic28a(后述)的端子zcd。与流过辅助线圈l2的电流相对应的电压vzcd被施加到端子zcd。
21.主线圈l1与二极管26、电容器27和nmos晶体管29一起构成升压斩波电路。因此，电容器27的充电电压被升压到直流的输出电压vout并被提供给负载12。
22.功率因数改善ic(integrated circuit:集成电路；ic)28a是控制nmos晶体管29的开关，以改善ac-dc转换器11a的功率因数且使得输出电压vout的电平成为目标电平(例如400v)的集成电路。
23.功率因数改善ic28a包括端子fb、comp、out、vh和zcd。另外，在功率因数改善ic28a中除了上述五个端子fb、comp、out、vh、zcd以外，还设置有端子，但是为了方便起见，这里进行了省略。
24.nmos晶体管29是用于控制ac-dc转换器11a提供给负载12的功率的晶体管。另外，在本实施方式中，nmos晶体管29使用nmos晶体管29作为所谓的开关元件，但不限于此。例如，pmos晶体管或双极晶体管等其他晶体管也可以用作开关元件。
25.此外，nmos晶体管29的栅极电极连接到端子out，从而由来自端子out的信号vdr进行驱动。
26.二极管30、31是连接到全波整流电路22的前级，且将输入电压vin被全波整流后的电压vh施加到功率因数改善ic28a的端子vh的全波整流电路。
27.二极管30的阳极连接到全波整流电路22的前级的非接地侧的线。另一方面，二极管31的阳极连接到全波整流电路22的前级的接地侧的线。二极管30、31各自的阴极连接至功率因数改善ic28a的端子vh。另外，对二极管30、31的阴极的电压进行分压而得到的分压
电压也可施加到功率因数改善ic28a的端子vh。
28.这里，用于保护功率因数改善ic28a免受诸如雷电放电等高电压噪声(浪涌)的电容器32连接到端子vh。作为一个示例，电容器32具有100pf的电容。然而，电容器32的电容可以根据功率因数改善ic28a的耐压而具有不同的电容。
29.电阻33、34构成用于对输出电压vout进行分压的分压电路，并且生成在功率因素改善ic28a对nmos晶体管29进行开关时使用的反馈电压vfb。另外，电阻33、34相连接的节点上所生成的反馈电压vfb被施加到功率因素改善ic28a的端子fb。
30.电阻35和电容器36、37是功率因数改善ic28a的相位补偿用的元件。电阻35和电容器36串联设置在端子comp与接地之间，电容器37与该电阻35和电容器36并联设置。
31.主线圈l1相当于“电感器”。此外，端子vh相当于“第一端子”，施加到端子vh的电压vh相当于“与交流电压相对应的电压”。连接到端子vh的电容器32相当于“第一电容器”。另外，nmos晶体管29相当于“晶体管”。
32.另外，端子comp相当于“第二端子”，并且连接到端子comp的电容器36或37相当于“第二电容器”。
33.＝＝功率因数改善ic28a＝＝图2表示功率因数改善ic28a的结构的一个示例。功率因数改善ic28a构成为包含驱动电路40a、放电电路41和负载判定电路42。另外，在图2中，为了简化说明，在不同于图1的位置上绘制出了端子，但与各个端子相连接的布线、元件等在图1和图2中是相同的。
34.驱动电路40a输出信号vdr并驱动nmos晶体管29。详细情况将后述，驱动电路40a在电感器电流il大致为零时，导通nmos晶体管29，在振荡电压vr为电压vcomp时，关断nmos晶体管29。
35.放电电路41在驱动电路40a关断nmos晶体管29的期间对连接到端子vh的电容器32放电。
36.负载判定电路42基于后述的电压vcomp和基准电压vref1来判定负载12是否为轻负载。具体地，当电压vcomp高于基准电压vref1时，负载判定电路42判定为负载12不是轻负载，当电压vcomp低于基准电压vref1时，判定为负载12是轻负载。另外，负载判定电路42是将电压vcomp与施加到端子comp的基准电压vref1进行比较的比较器，输出与比较结果对应的信号ven。
37.另外，所谓负载12“是轻负载”，是指例如流过负载12的电流为规定值(例如100ma)以下。另外，所谓负载12“不是轻负载”，是指例如流过负载12的电流大于规定值(例如100ma)。
38.＝＝＝驱动电路40a的详细＝＝＝驱动电路40a包含零电流检测电路50、延迟电路51、导通计时器电路52、或门电路53、分压电路54、振荡电路55a、误差电压生成电路56、比较器57、sr触发器58和缓冲电路59。
39.零电流检测电路50是基于端子zcd的电压vzcd，来检测电感器电流il的电流值是否为表示大致为零的“电流值ia”(为了方便起见，以下将“大致为零”简称为零)的电路。另外，当本实施方式的零电流检测电路50检测到电感器电流il的电流值是大致为零即“电流值ia”时，输出“h”电平的信号vz。另外，零电流检测电路50构成为包含比较器(未图示)，该比较器将在电感器电流il变为“电流值ia”时的辅助线圈l2的规定电压与电压vzcd进行比
较。
40.如果从零电流检测电路50输出“h”电平的信号vz，则延迟电路51延迟规定时间而输出脉冲信号vp2。
41.如果在“h”电平的信号vz被输入之后在规定的导通期间“h”电平的驱动信号vp1(后述)未被输出时，导通计时器电路52输出“h”电平的脉冲信号vp3。
42.如果延迟电路51输出“h”电平的脉冲信号vp2或导通计时器电路52输出“h”电平的脉冲信号vp3，则或门电路53输出“h”电平的置位信号ss。
43.分压电路54生成对输入电压vin经全波整流后而得的电压vh进行分压而获得的电压vhdiv。分压电路54包含电阻61、62。电阻61的一端连接到端子vh，另一端连接到电阻62的一端。此外，电阻62的另一端接地。结果，在电阻61、62相连接的节点处生成电压vhdiv。作为一个示例，电阻61的电阻值是100mω，电阻62的电阻值是1mω。电阻61相当于“第一电阻”，电阻62相当于“第二电阻”。
44.当电感器电流il小于电流值ia并且“h”电平的驱动信号vp1被输入时，振荡电路55a基于电压vh输出振幅以规定斜率逐渐增大的振荡电压vr。振荡电路55a连接到电阻61和62之间的节点。
45.误差电压生成电路56是跨导放大器，其根据与目标电平的输出电压vout相对应的基准电压vref2和反馈电压vfb之间的误差来生成误差电流ie。本实施方式的误差电压生成电路56利用误差电流ie对电容器36、37充电。结果，在端子comp中生成电压vcomp。
46.比较器57是对与反馈电压vfb相对应的电压vcomp和振荡信号vr进行比较的电路。具体而言，电压vcomp施加到比较器57的反相输入端子，且振荡电压vr施加到比较器57的非反相输入端子。因此，当振荡电压vr的电平低于电压vcomp的电平时，比较器57输出“l”电平的复位信号sr，且当振荡电压vr的电平高于电压vcomp的电平时，比较器57输出“h”电平的复位信号sr。
47.如果或门电路53输出“h”电平的置位信号ss，则sr触发器58输出“h”电平的驱动信号vp1。另一方面，如果比较器57输出“h”电平的复位信号sr，则sr触发器58输出“l”电平的驱动信号vp1。
48.缓冲电路59基于驱动信号vq1来驱动nmos晶体管29。具体地，缓冲电路59基于“h”电平的驱动信号vp1来导通nmos晶体管29，且基于“l”电平的驱动信号vp1来关断nmos晶体管29。
49.另外，对于电感器电流il，电流值ia相当于“规定值”。另外，施加到端子comp的电压vcomp相当于“误差电压”。此外，负载判定电路42相当于“判定电路”。另外，sr触发器58相当于“驱动信号输出电路”。
50.＝＝＝＝振荡电路55a＝＝＝＝图3表示振荡电路55a的结构的一个示例。振荡电路55a构成为包含充放电电路70、缓冲电路71和电容器72、73。
51.充放电电路70是对电容器72进行充放电以生成具有规定的斜率的振荡电压vr的电路，并且包括输出恒定电流iramp0的恒定电流源74、逆变器75、及nmos晶体管76。
52.缓冲电路71基于分压电压vhdiv将偏置电压vramp0输出到电容器72。另外，缓冲电
路71作为所谓的电压跟随器而动作。
53.如果电感器电流il大致为零并且“h”电平的驱动信号vp1被输入到逆变器75，则nmos晶体管76被关断。如果nmos晶体管76被关断，则电容器72由来自恒定电流源74的电流iramp0充电。另一方面，电容器73被充电以保持来自缓冲电路71的偏置电压vramp0。
54.因此，振荡电压vr是将电容器72的电压与电容器73的电压(即，偏置电压vramp0)相加而得到的电压。因此，如果“h”电平的驱动信号vp1被输入到充放电电路70，则振荡电压vr以规定的斜率从偏置电压vramp0逐渐上升。
55.另一方面，如果逆变器75输入“l”电平的驱动信号vp1，则nmos晶体管76导通。如果nmos晶体管76导通，则电容器72被放电。此时，积蓄在电容器72中的电荷经由缓冲电路71的输出级的晶体管(未图示)、以及nmos晶体管76等被放出到接地。电容器72被放电，由此，振荡电压vr变为偏置电压vramp0。
56.另外，充放电电路70使用nmos晶体管76作为对电容器72进行充放电的元件，但是也可以使用诸如pmos晶体管或双极晶体管等其他开关元件。
57.＝＝＝＝＝放电电路41＝＝＝＝＝图4表示图2的放电电路41的结构的一个示例。当负载12不是轻负载时，放电电路41从nmos晶体管29关断的定时到nmos晶体管29导通的定时为止对电容器32放电。此外，当负载12是轻负载时，放电电路41停止电容器32的放电。放电电路41构成为包含电阻器80、nmos晶体管81和控制电路82a。
58.电阻80是调整在nmos晶体管81的漏极-源极之间流过的电流(即，电容器32的放电电流)的值的元件，并且连接到端子vh。电阻80的电阻值小于图2的分压电路54的电阻61、62各自的电阻值。作为一个示例，当电阻61的电阻值为100mω，并且电阻62的电阻值为1mω时，电阻80为100kω。因此，能够在nmos晶体管29关断的期间内可靠地放出电容器32的电荷。
59.nmos晶体管81作为将向连接到端子vh的电容器32充电的电荷放出到接地的开关而发挥作用。当施加到栅极电极的电压vdch为“h”电平时，nmos晶体管81对电容器32放电，并且当电压vdch为“l”电平时，停止电容器32的放电。
60.另外，nmos晶体管81的漏极电极连接到电阻80的另一端，nmos晶体管81的源极电极连接到成为接地电位的接地线lgnd。即，nmos晶体管81设置在电阻80和接地线lgnd之间。
61.＝＝＝控制电路82a＝＝＝图4的控制电路82a控制nmos晶体管81的导通关断，使得如果在负载12不是轻负载时nmos晶体管29被关断，则电容器32在规定的期间ta(例如，短于作为一般的关断时间的10μ秒的3μ秒)放电。此外，当负载12是轻负载时，控制电路82a停止电容器32的放电。
62.具体地，当信号ven为“h”电平(示出负载12不是轻负载)时，控制电路82a在从输入有“l”电平的驱动信号vp1起的规定期间ta使nmos晶体管81导通。另外，即使在经过期间ta之前，当输入“h”电平的脉冲状的信号vz时，控制电路82a也关断nmos晶体管81。此外，当信号ven为“l”电平(示出了负载12是轻负载)时，控制电路82a关断nmos晶体管81。这里，控制电路82a包含计时电路85a和与门电路86。
63.计时电路85a基于“l”电平的驱动信号vp1，从图1的nmos晶体管29被关断的定时起对期间ta进行计时。计时电路85a在期间ta的期间输出“h”电平的信号vtm，并且在其他期间
输出“l”电平的信号vtm。
64.另外，信号vz被输入到计时电路85a。当输入了表示电感器电流il变为0的“h”电平的脉冲状的信号vz时，本实施方式的计时电路85被设计为输出“l”电平的信号vtm，而不管是否经过期间ta。
65.因此，计时电路85a能够防止在nmos晶体管29导通之后电容器32放电。由此，能够防止放电电路41的动作影响nmos晶体管29导通时的功率因数改善ic28a的动作。
66.另外，计时电路85a可以设计为当驱动信号vp1变为“h”电平以使得nmos晶体管29在经过期间ta之前导通时，输出“l”电平的信号vtm。也就是说，计时电路85a可以基于“h”电平的驱动信号vp1输出“l”电平的信号vtm。
67.与门电路86在负载12不是轻负载时、且nmos晶体管29被关断之后的期间ta导通nmos晶体管81，并且在其他期间关断nmos晶体管81。具体地，与门电路86计算信号ven和信号vtm的逻辑与，并且当信号ven和信号vtm均为“h”电平时，输出“h”电平的信号vdch。除此以外的情况下，与门电路86输出“l”电平的信号vdch。
68.电阻80相当于“第三电阻”，nmos晶体管81相当于“开关”。期间ta相当于“规定期间”。
69.＝＝＝放电电路41的动作波形＝＝＝图5表示放电电路41的动作波形的一个示例。在图5中示出放电电路41中的主要信号的波形。另外，示出了在初始时刻，流过负载12的电流较大、电压vcomp从高于基准电压vref1的状态开始的图。
70.在时刻t1，图2的缓冲电路59使输出到nmos晶体管29的栅极电极的信号vdr变为“h”电平。
71.在时刻t2，当从振荡电路55a输出的振荡电压vr达到来自误差电压生成电路56的电压vcomp时，比较器57输出用于关断nmos晶体管29的信号ss。因此，缓冲电路59使所输出的信号vdr的电平变为“l”电平。
72.计时电路85a使从nmos晶体管29变为关断的定时开始输出的信号vtm的电平变为“h”电平。放电电路41从nmos晶体管29变为关断的定时起，将施加到nmos晶体管81的栅极电极的电压vdch变为“h”电平，并开始电容器32的放电。
73.在时刻t3，从放电电路41开始电容器32的放电起经过期间ta。与之相应，计时电路85a使输出的信号vtm的电平变为“l”电平，放电电路41将施加到nmos晶体管81的栅极电极的电压vdch变为“l”电平，从而停止电容器32的放电。
74.在时刻t3之后，当电感器电流il变为0并且到达经过了规定的延迟期间的时刻t4时，缓冲电路59导通nmos晶体管29。之后，重复从时刻t1起到nmos晶体管29再次导通为止的动作。
75.这里，当负载12逐渐变为轻负载时，流过负载的电流减小，输出电压vout上升。其结果，由于误差电压生成电路56输出的误差电流ie变小，因此，施加到端子comp的电压vcomp降低。在时刻t5，施加到端子comp的电压vcomp达到基准电压vref1。
76.在时刻t6，与电压vcomp变得低于基准电压vref1相对应，负载判定电路42输出表示负载12是轻负载的“l”电平的信号ven。此后，无论信号vtm的电平如何，与门电路86都输出“l”电平。因此，放电电路41直到信号ven的电平再次变为“h”电平为止不进行放电动作。
77.如上所述，当负载12是轻负载时，放电电路41停止电容器32的放电动作。由此，当负载12是轻负载时，能够降低ac-dc转换器11a的功耗。因此，本实施方式的放电电路41中，实现与负载状态对应的功耗量的降低。
78.＝＝＝ac-dc转换器11a的动作波形＝＝＝图6表示使用了包含放电电路41在内的功率因素改善ic28a的ac-dc转换器11a的电压及电流的主要波形的一个示例。
79.在时刻t10，对交流电压vac进行全波整流而得到的电压vh的相位角为0度，并且对电压vh进行分压而得到的分压电压vhdiv的电平是最低的。然后，图3的缓冲电路71输出分压电压vhdiv作为偏置电压vramp0。因而，偏置电压vramp0随着分压电压vhdiv的上升而开始上升。
80.在时刻t11，如果电感器电流il比大致为零要小，则图2的延迟电路51输出“h”电平的脉冲信号vp2。然后，sr触发器58输出“h”电平的驱动信号vp1，其结果，功率因数改善ic28a导通nmos晶体管29。另外，偏置电压vramp0高于时刻t10。
81.如果nmos晶体管29导通，则充放电电路70开始以恒定电流iramp0来对电容器72进行充电。而且，振荡电压vr是通过将从缓冲电路71所输出的偏置电压vramp0与电容器73的电压相加而得到的电压。此时，电容器72被恒定电流iramp0充电，因而，振荡电压vr以规定的斜率逐渐上升。
82.在时刻t12，当振荡电压vr变为电压vcomp时，比较器57输出“h”电平的复位信号sr。由此，sr触发器58输出“l”电平的驱动信号vp1，其结果，功率因数改善ic28a关断nmos晶体管29。
83.如果nmos晶体管29关断，则充放电电路70使电容器72放电，振荡电压vr变为偏置电压vramp0。然后，从时刻t12到时刻t13为止，功率因数改善ic28a同样地重复nmos晶体管29的驱动。
84.另外，当nmos晶体管29被关断时，放电电路41在期间ta内使电容器32放电。因此，当整流电压vrec(和输入电压vin)成为低相位角、并且整流电压vrec的绝对值较小时，施加到连接电容器32的端子vh的电压vh成为与整流电压vrec相似的低电压。另外，在没有从电容器32放出电荷的情况下，即使整流电压vrec变为低相位角，电压vh也可能不会降低。稍后将参考图8描述其详细内容。
85.此外，从时刻t12到时刻t13为止，偏置电压vramp0随着分压电压vhdiv的上升而上升。这意味着在nmos晶体管29导通之后上升的振荡电压vr的起点(从0v开始的偏移电压)上升。因此，振荡电路55a输出的振荡电压vr上升，直至达到电压vcomp为止的时间逐渐变短，nmos晶体管29的导通期间随之逐渐变短。
86.在时刻t13，功率因数改善ic28a导通nmos晶体管29，并且在时刻t14，功率因数改善ic28a关断nmos晶体管29。另外，从时刻t13到时刻t14为止的nmos晶体管29的导通期间比从时刻t11到时刻t12为止的nmos晶体管29的导通期间要短。这是因为在从时刻t13到时刻t14为止的期间内，根据电压vh的电平而变化的偏置电压vramp0(即，分压电压vhdiv)的电压电平高于从时刻t11到时刻t12为止的期间。
87.因此，功率因数改善ic28a控制nmos晶体管29，使得电压vh的电平越高，nmos晶体管29的导通期间越短，电压vh的电平越低，nmos晶体管29的导通期间越长。从时刻t14到时
刻t15为止，功率因数改善ic28a同样地重复nmos晶体管29的驱动。此外，从时刻t14到时刻t15为止，偏置电压vramp0随着分压电压vhdiv的降低而降低。因此，在时刻t14之后，nmos晶体管29的导通期间逐渐变长。
88.在时刻t15，对交流电压vac进行全波整流而得到的电压vh的相位角为180度，并且对电压vh进行分压而得到的分压电压vhdiv的电平是最低的。
89.如上所述，功率因数改善ic28a能够在交流电压vac的电压的绝对值较小的附近延长nmos晶体管29的导通期间，从而在交流电压vac为低相位角的区域中使电感器电流il较多地流动。由此，功率因数改善ic28a能够抑制在交流电压vac的电压绝对值较小的附近输入电流iin不流动的现象即“死角”的发生。
90.此外，通过缓冲电路71使偏置电压vramp0变化，从而能够使nmos晶体管29的导通期间变化，而与由nmos晶体管29的开关噪声等引起的电压vcomp的噪声分量的影响无关。
91.另外，输入电流iin和交流电压vac的相位角为“高相位角”是指角度例如在90
±
10 180n度的范围即(80～100) 180n度的范围。另一方面，“低相位角”是指角度处于例如0
±
10 180n度的范围即(-10～ 10) 180n度的范围。其中,n是整数。
92.另外，在本实施方式的功率因数改善ic28a中，设置有放电电路41，因此在nmos晶体管29关断的期间，积蓄在电容器32中的电荷被放电。通过放电电路41对电容器32的放电，电压vh的波形根据相位角而与整流电压vrec相似。因此，功率因数改善ic28a能够抑制在整流电压vrec(和输入电压vin)处于低相位时的死角的产生，并改善功率因数和总谐波失真(thd；total harmonic distortion)。
93.另外，在图6中，对于驱动信号vp1，仅描绘了数个脉冲，以帮助理解图2的实施方式的功率因数改善ic28a的动作。然而，nmos晶体管29的开关频率例如为几khz，是比交流电压vac的频率即50～60hz要足够高的频率。因此，实际上，在交流电压vac的一个周期的期间内包含非常多的驱动信号vp1。
94.功率因数改善ic28a使nmos晶体管29关断的定时(时刻t12、t14等)相当于“第一定时”，而功率因数改善ic28a导通nmos晶体管29的定时(时刻t11、t13等)相当于“第二定时”。
95.＝＝＝放电电路41的动作对电压vh的影响＝＝＝图7表示用于说明放电电路41的动作带给电压vh的影响的波形的一个示例。以下，关注特定的开关周期(从时刻t31到时刻t34)来说明nmos晶体管29。但是，电压vh在nmos晶体管29的其他开关周期中也发生同样的变化。
96.在图7中，示出了当负载判定电路42在图中的整个期间内判定为负载12不是轻负载时的波形。因此，在该期间中，放电电路41在nmos晶体管29关断的期间中进行动作。
97.从时刻t30到时刻t31，图2的缓冲电路59向nmos晶体管29的栅极电极输出“h”电平的信号vdr。
98.在时刻t31，缓冲电路59使信号vdr变为“l”电平，以关断nmos晶体管29。从该定时起，图4的控制电路82a将输出到nmos晶体管81的栅极电极的信号vdch切换到“h”电平。
99.因此，nmos晶体管81导通，并且积蓄在电容器32中的电荷通过电阻80和nmos晶体管81被放出到接地。此时，施加到端子vh的电压vh主要根据由电容器32的电容值和电阻80的电阻值确定的时间常数而降低。另外，这里，nmos晶体管81的导通电阻的值被设计成比电阻80的电阻值足够小。
100.在从时刻t31起经过期间ta之后到达时刻t32时，控制电路82a将信号vdch切换到“l”电平。在从时刻t31到时刻t32之间，电压vh由于放电电路41的放电而降低。在时刻t32，由于放电电路41的放电停止，因此电压vh在时刻t32之后上升。
101.在时刻t33，电压vh上升直到其成为与整流电压vrec的波形相似的波形。如上所述，在放电电路41停止电容器23的放电之后、nmos晶体管29导通之前，电压vh上升直到其返回至与整流电压vrec的波形相似的高度。
102.在时刻t34，缓冲电路59使信号vdr变为“h”电平，以导通nmos晶体管29。此后，除了整流电压vrec和电压vh的相位角变化之外，重复与从时刻t31到时刻t34为止相同的动作。
103.假设功率因数改善ic中没有放电电路41的情况下，电荷积蓄在电容器32中，从而可能会导致电压vh不变为与整流电压vrec的波形相似的波形。放电电路41能够在nmos晶体管29导通之前使电容器32放电，并将电压vh维持成与整流电压vrec相似的形状。因此，以下将参考图8对消除死角进行说明。
104.＝＝＝没有放电电路41时的波形＝＝＝图8表示功率因素改善ic28a中没有放电电路41的情况下的ac-dc转换器11a中的电压及电流的主要波形的一个示例。
105.在时刻t40，整流电压vrec的相位角是0度，并且在时刻t46，整流电压vrec的相位角是180度。在没有放电电路41的情况下，即使整流电压vrec处于这些低相位角的范围内，电荷也可能残留在连接到端子vh的电容器32中。因此，即使在整流电压vrec为低相位角的范围内，施加到端子vh的电压vh也不会降低，电压vh的波形为直流(dc-like)波形。
106.在图8中，没有放电电路41的功率因数改善ic内的各电路在时刻t41至t45的动作与在时刻t11至t15的各电路的动作相同。然而，由于电压vh是直流波形，因此在从时刻t41到时刻t42，振荡电压vr上升，并且到达电压vcomp的时间与从时刻t43到时刻t44的时间之间的差变小。
107.这样，在图8中，电压vh的波形不像图6那样与整流电压vrec的波形相似，在nmos晶体管29导通的期间，不根据整流电压vrec的相位角而变化。
108.在这种情况下，在整流电压vrec处于低相位角的范围内，无法延长将nmos晶体管29导通的期间。而且，整流电压vrec在低相位角的范围内，整流电压vrec的电平较低，输入电流iin变小。其结果，在输入电流iin为低相位角的范围内产生大致为零的死角。
109.如上所述，在设置电容器32、且未设置放电电路41的情况下，在输入电流iin为低相位角的范围内产生死角，电源电路的功率因数和总谐波失真有时恶化。
110.另一方面，在设置有放电电路41的情况下，电压vh的波形与整流电压vrec的波形相似，因此在整流电压vrec为低相位角的范围内的nmos晶体管29的导通期间变长。因此，在整流电压vrec为低相位角的范围内，电感器电流il增大，并且通过电感器电流il放出积蓄在电容器23中的电荷。
111.这样，即使整流电压vrec处于低相位角，输入电流iin也会流动，消除了死角，电源电路的功率因数和总谐波失真得到改善。
112.＜＜变形方式1＞＞图9表示电源装置10的结构的一个示例。电源装置10由ac-dc转换器11b、dc-dc转换器13以及负载14构成。在本实施方式的电源装置10中，ac-dc转换器11b经由与ac-dc转换
器11b通信的dc-dc转换器13连接到负载14。
113.ac-dc转换器11b根据施加到节点n1、n2的由交流电源20所产生的交流电压vac来生成输出电压vout1。
114.dc-dc转换器13根据施加到节点n3、n4的输出电压vout1生成输出电压vout2。dc-dc转换器13是例如根据电压vout1生成目标电平的输出电压vout2的llc电流谐振型转换器。
115.dc-dc转换器13基于与负载14的功耗对应的电压来检测负载14的状态是轻负载或不是轻负载。此外，dc-dc转换器13基于检测结果来输出表示负载14的状态的信号sig。dc-dc转换器13例如在负载14的状态是轻负载的情况和负载14的状态不是轻负载的情况下输出不同脉冲宽度的信号sig。
116.由此，ac-dc转换器11b能够根据来自ac-dc转换器11b外部的外部电路即dc-dc转换器13的信号sig，随着负载14的状态进行不同的动作。
117.负载14连接到节点n5、n6，并施加有输出电压vout2。负载14例如是利用直流电压进行动作的电子设备。
118.＝＝ac-dc转换器11b的结构＝＝图10表示ac-dc转换器11b的结构的一个示例。ac-dc转换器11b包括输入线路滤波器21、全波整流电路22、电容器23、27、32、36、37、变压器24、电阻25、33～35、二极管26、30、31、功率因数改善ic28b和nmos晶体管29、38。
119.这里，在ac-dc转换器11b中，标有与ac-dc转换器11a中的结构相同的参考标号的结构对应于相同的结构。以下主要关于ac-dc转换器11b，说明其与ac-dc转换器11a的不同之处。
120.在ac-dc转换器11a中连接有负载12的节点对应于节点n3、n4，该节点n3、n4在ac-dc转换器11b中施加有输出电压vout1并与dc-dc转换器13相连接。
121.与功率因数改善ic28a相同，功率因数改善ic28b具有端子fb、comp、out、vh和zcd。这里，端子fb与连接有电阻33、34的节点相连接，并且nmos晶体管38连接到端子fb。
122.nmos晶体管38设置在端子fb与接地之间，在信号sig的脉冲宽度的期间使端子fb的反馈电压vfb变为接地电压(对应于反馈电压vfb的“l”电平)。基于该端子fb变为接地电压的期间tb(后述)，与信号sig的脉冲宽度相对应的信号被输入到端子fb。即，关于输入到端子fb的反馈电压vfb，通过成为“l”电平的期间tb变化的反馈电压vfb来传输关于负载14的负载状态的信息。另外，也可以使用双极晶体管等不同的开关元件来代替nmos晶体管38。输入到端子fb的、成为“l”电平的期间tb根据信号sig的脉冲宽度而变化的反馈电压vfb相当于“负载判定信号”。
123.＝＝＝功率因数改善ic28b的结构＝＝＝图11表示功率因数改善ic28b的结构的一个示例。功率因数改善ic28b构成为包含驱动电路40a、放电电路41和信号检测电路43。另外，在图11中，为了简化说明，在不同于图10的位置上绘制出了端子，但与各个端子相连接的布线、元件等在图10和图11中是相同的。功率因数改善ic28b与功率因数改善ic28a的不同之处在于它不包括负载判定电路42而包括信号检测电路43。
124.在功率因素改善ic28b中，标有与功率因素改善ic28a中的结构相同的参考标号的
结构对应于相同的结构。以下关于功率因素改善ic28b，主要说明其与功率因素改善ic28a的不同之处。
125.信号检测电路43根据反馈电压vfb变为接地电压的期间而读取负载14的状态，并且根据负载14的状态来使信号ven的电平变化。具体地，当反馈电压vfb变为接地电压的期间比规定的期间tb要长时，信号检测电路43输出表示负载14不是轻负载的“h”电平的信号ven。另一方面，当反馈电压vfb变为接地电压的期间比规定的期间tb要短时，信号检测电路43输出表示负载14是轻负载的“l”电平的信号ven。因此，信号检测电路43能够输出与负载判定电路42相同的信号ven。
126.在本实施方式中，nmos晶体管38和信号检测电路43连接到端子fb，信号检测电路43根据信号sig的脉冲宽度检测负载14的状态，并输出信号ven。如上所述，通过使用已有的端子fb检测负载14的状态，ac-dc转换器11b和dc-dc转换器13能够协调动作，而无需设置通信用的专用端子。因此，容易实现电源装置10的小型化。另外，端子fb相当于“第三端子”。
127.如上所述，通过功率因数改善ic28b，负载14能够基于信号sig根据负载状态来进行电容器32的放电。放电电路41在负载14是轻负载时进行电容器32的放电，并且在负载14是轻负载时停止放电。
128.因此，降低了当负载14是轻负载时功率因数改善ic28b的功耗量。此外，当负载14不是轻负载时，功率因数改善ic28b能够将电压vh设为与整流电压vrec相似的电压。因此，功率因数改善ic28b能够抑制在整流电压vrec处于低相位时的死角的产生，并改善功率因数和总谐波失真。
129.另外，在本实施方式中，nmos晶体管38和信号检测电路43连接到端子fb，但是功率因数改善ic28b可以包括其他专用端子，并且信号检测电路43可以连接到专用端子。在这种情况下，例如在不设置nmos晶体管38的情况下，负载14的状态的信息不是通过信号sig的脉冲宽度而是通过从端子输入的信号sig的电平来传输。信号检测电路43能够检测信号sig的电平，并输出与负载状态相对应的信号ven。在这种情况下，信号sig本身对应于“负载判定信号”。
130.＜＜变形方式2＞＞＝＝功率因数改善ic28c的结构＝＝图12表示功率因数改善ic28c的结构的一个示例。功率因数改善ic28c可以以替换功率因数改善ic28a的方式包含在图1的ac-dc转换器11a中。
131.功率因数改善ic28c构成为包含驱动电路40b、放电电路41和负载判定电路42。功率因数改善ic28c与功率因数改善ic28a的不同之处在于包含驱动电路40b。
132.这里，在功率因素改善ic28c中，标有与功率因素改善ic28a中的结构相同的参考标号的结构对应于相同的结构。以下关于功率因素改善ic28c，主要说明其与功率因素改善ic28a的不同之处。
133.驱动电路40b包含零电流检测电路50、延迟电路51、分压电路54、振荡电路55b、误差电压生成电路56、比较器57、sr触发器58和缓冲电路59。
134.稍后将参照图13详细阐述，根据电压vh的电平，整流电压vrec越处于低相位角，本实施方式的振荡电路55b输出斜率越小的斜坡波状的振荡电压vr，并且整流电压vrec越处于高相位角，振荡电路55b输出斜率越大的振荡电压vr。由此，整流电压vrec越是低相位角，
振荡电压vr达到电压vcomp的期间越长，nmos晶体管29的导通期间越长。另外，整流电压vrec越是低相位角，nmos晶体管29的导通期间越短。
135.＝＝驱动电路40b的动作＝＝在本实施方式中，驱动电路40b进行如下动作。＝＝＝nmos晶体管29从导通到关断的动作＝＝＝振荡电路55b提供逐渐上升的斜坡波状的振荡电压vr。当来自振荡电路55b的振荡电压vr达到电压vcomp时，比较器57输出“h”电平的信号sr。
136.根据“h”电平的信号sr，sr触发器58输出“l”电平的驱动信号vp1。缓冲电路59根据“l”电平的驱动信号vp1，输出用于关断nmos晶体管29的“l”电平的信号vdr。
137.＝＝＝nmos晶体管29从关断到导通的动作＝＝＝当上述图1的nmos晶体管29关断时，流过主线圈l1的电感器电流il减小。当电感器电流il变为零时，零电流检测电路50基于电压vzcd输出表示电感器电流il的电流值为零的“h”电平的信号vz。
138.sr触发器58基于“h”电平的信号vz输出用于导通nmos晶体管29的“h”电平的驱动信号vp1。缓冲电路59根据用于导通nmos晶体管29的“h”电平的驱动信号vp1，输出“h”电平的信号vdr。
139.＝＝振荡电路55b的结构＝＝图13表示振荡电路55b的结构的一个示例。振荡电路55b包含电流源91、逆变器92、双极晶体管93和电容器94。
140.电流源91是用于提供电流iramp1的电流源,该电流iramp1的电流值与施加到端子vh的电压vhdiv成比例。
141.逆变器92根据驱动信号vp1切换施加到双极晶体管93的基极电极的电压的电平，以导通关断双极晶体管93。具体地，当电感器电流il大致为零并且输入用于导通nmos晶体管29的“h”电平的驱动信号vp1时，逆变器92关断双极晶体管93。另一方面，当输入“l”电平的驱动信号vp1以关断nmos晶体管29时，逆变器92导通双极晶体管93。
142.当双极晶体管93被关断时，电流源91的电流iramp1被充电到电容器94。因此，输出具有上升的斜坡波形的电压作为振荡电压vr。这里，电流iramp1的电流值与电压vhdiv的绝对值成比例，电压vhdiv的绝对值与整流电压vrec的绝对值成比例。因此，振荡电路55b在整流电压vrec越是低相位角时，输出斜率越小的振荡电压vr，并且在输入电压越是高相位角时，输出斜率越大的振荡电压vr。
143.另一方面，当“l”电平的驱动信号vp1输入时，双极晶体管93导通，并且被充电到电容器94的电荷经由双极晶体管93而被放出。
144.另外，代替双极晶体管93，也可以使用nmos晶体管或pmos晶体管等其他晶体管。
145.＝＝包含功率因数改善ic28c的ac-dc转换器11a的动作波形＝＝图14表示包含功率因素改善ic28c的ac-dc转换器11a中的电压及电流的主要波形的一个示例。在时刻t50，整流电压vrec的相位角是0度，并且在时刻t57，整流电压vrec的相位角是180度。下面将说明在该期间的功率因数改善ic28c的动作。
146.在时刻t51，图12的sr触发器58输出“h”电平的驱动信号vp1，并且缓冲电路59输出用于导通nmos晶体管29的“h”电平的信号vdr。图13的双极晶体管93根据“h”电平的驱动信
号vp1而关断，电流源91提供与电压vhdiv的电平对应的电流iramp1。因此，电容器94被充电，并且振荡电路55b输出与电压vhdiv的高度相对应的斜率的斜坡波状的振荡电压vr。
147.在时刻t52，当振荡电压vr达到电压vcomp时，比较器57输出“h”电平的信号sr。由此，sr触发器58输出“l”电平的驱动信号vp1，缓冲电路59输出“l”电平的信号vdr以关断nmos晶体管29。从该定时起，图4的与门电路86根据“l”电平的驱动信号vp1向nmos晶体管81的栅极电极施加“h”电平的电压vdch。由此，放电电路41开始电容器32的放电。
148.在时刻t53，当图4的计时电路85a对期间ta进行计时时，与门电路86输出“l”电平的信号vdch，并且放电电路41停止电容器32的放电。
149.在时刻t54，当流过变压器24的主线圈l1的电感器电流il变为0并切换为负时，正电流流过辅助线圈l2，并且正电压vzcd被输入到sr触发器58的s输入。由此，sr触发器58输出“h”电平的驱动信号vp1，缓冲电路59输出“h”电平的信号vdr以导通nmos晶体管29。此后，重复从时刻t51到时刻t54的动作。
150.在时刻t55，功率因数改善ic28c导通nmos晶体管29，在时刻t56，功率因数改善ic28c关断nmos晶体管29。另外，从时刻t55到时刻t56为止的nmos晶体管29的导通期间比从时刻t51到时刻t52为止的nmos晶体管29的导通期间要短。
151.这是因为，在从时刻t55到时刻t56的期间中，电流源91根据电压vhdiv的电平提供比从时刻t51到时刻t52的期间要大的电流iramp1。因此，积蓄在电容器94中的电荷增大，并且振荡电路55b输出的斜坡波状的振荡电压vr的斜率也增大。因此，在从时刻t55到时刻t56的期间中，振荡电压vr比从时刻t51到时刻t52更早地上升到电压vcomp。
152.因此，与功率因数改善ic28a、28b同样地，功率因数改善ic28c在整流电压vrec变为低相位角且电压vh的电平越低时，使nmos晶体管29导通越长的期间。另一方面，功率因数改善ic28c在整流电压vrec变为高相位角并且电压vh的电平越高时，使nmos晶体管29导通越短的期间。因此，功率因数改善ic28c也消除了死角，并且能够改善电源电路的功率因数和总谐波失真。
153.＝＝＝关于功率因数改善ic的变形方式＝＝＝功率因数改善ic28a、28b中，在使振荡电压vr的斜率恒定的基础上，整流电压vrec越为低相位角，通过提高振荡电压vr的上升沿的偏移电压，使振荡电压vr达到电压vcomp为止的期间越是变长。另外，在功率因数改善ic28c中，整流电压vrec越为低相位角，通过减小振荡电压vr的斜率，使振荡电压vr达到电压vcomp为止的期间越是变长。
154.作为进一步的变形方式，在使振荡电压vr的斜率恒定的基础上，通过使电压vcomp越在低相位角变得越高，越在高相位角变得越低，从而能够使振荡电压vr上升并达到电压vcomp为止的期间变长。例如，可以在将电压vh(或电压vhdiv)反转的基础上进行电平移位来生成这样的电压vcomp。
155.即使在具有生成这样的电压vcomp的电路或元件的功率因数改善ic中，通过在端子vh设置放电电路41，也能够生成根据相位角而变化的电压vcomp。因此，包含该功率因数改善ic的ac-dc转换器也能够消除死角，并能够改善功率因数和总谐波失真。
156.＝＝＝其他实施方式＝＝＝《《功率因数改善ic110a》》图15是表示ac-dc转换器15的结构的一个示例。ac-dc转换器15是与ac-dc转换器
11a同样的升压斩波型电源电路。在ac-dc转换器15中，代替图1的ac-dc转换器11a的变压器24和功率因数改善ic28a，而分别使用线圈100和功率因数改善ic110a。
157.与图1的主线圈l1同样地，线圈100是构成升压斩波电路的元件。
158.功率因数改善ic110a是每隔规定周期(即，固定的周期)导通nmos晶体管29的集成电路。如图16所示，功率因数改善ic110a构成为包含负载判定电路42、驱动电路45a以及放电电路46。
159.驱动电路45a是每隔规定周期导通nmos晶体管29，并在振荡电压vr成为电压vcomp时关断nmos晶体管29的电路。驱动电路45a包含分压电路54、振荡电路55a、误差电压生成电路56、比较器57、sr触发器58、缓冲电路59和时钟振荡电路200。
160.如果将驱动电路45a与图2的驱动电路40a进行比较，则除每隔规定周期导通nmos晶体管29的时钟振荡电路200以外的结构是相同的。因此，这里说明时钟振荡电路200。
161.时钟振荡电路200每隔规定周期输出具有“h”电平的信号clk。因此，nmos晶体管29每隔规定周期导通，当振荡电压vr成为电压vcomp时关断。
162.另外，在nmos晶体管29导通时，流过线圈100的电感器电流il为正(大于零的电流值)的情况下，ac-dc转换器15(功率因数改善电路)以电流连续模式动作。
163.另一方面，在nmos晶体管29导通时，流过线圈100的电感器电流il为零之后进行谐振的情况下，ac-dc转换器15(功率因数改善电路)以电流不连续模式动作。这里，例如基于线圈100和nmos晶体管29的寄生电容产生电感器电流il的谐振。
164.与图4中的放电电路41同样地，放电电路46在nmos晶体管29关断时对连接到端子vh的电容器32进行放电。如图17所示，放电电路46包含电阻80、nmos晶体管81和控制电路82b。
165.控制电路82b是与图4的控制电路82a同样的电路，包含计时电路85b和与门电路86。
166.计时电路85b基于“l”电平的驱动信号vp1，从nmos晶体管29被关断的定时起对期间ta进行计时。计时电路85b在期间ta内输出“h”电平的信号vtm，并且在其他期间输出“l”电平的信号vtm。另外，在本实施方式中，期间ta是比信号clk为“l”电平的期间要短的期间。
167.即使在使用这样的功率因数改善ic110a的情况下，与功率因数改善ic28a同样地，也能够消除ac-dc转换器15的死角，并能够改善功率因数和总谐波失真。
168.《《功率因数改善ic110b》》图18表示ac-dc转换器11c的结构的一个示例。ac-dc转换器11c是与图9的电源装置10中使用的图10的ac-dc转换器11b同样的升压斩波型电源电路。在ac-dc转换器11c中，代替ac-dc转换器11b的变压器24和功率因数改善ic28b，而分别使用线圈100和功率因数改善ic110b。
169.功率因数改善ic110b是每隔规定周期导通nmos晶体管29的集成电路。如图19所示，功率因数改善ic110b构成为包含信号检测电路43、驱动电路45a以及放电电路46。
170.即使在使用这样的功率因数改善ic110b的情况下，也能够消除ac-dc转换器11c的死角，并能够改善功率因数和总谐波失真。
171.《《功率因数改善ic110c》》图20是表示功率因数改善ic110c的一个示例的图。例如，能够在ac-dc转换器15中
使用功率因数改善ic110c来代替功率因数改善ic110a。
172.功率因数改善ic110c是每隔规定周期导通nmos晶体管29的集成电路，构成为包括负载判定电路42、驱动电路45b以及放电电路46。
173.驱动电路45b是每隔规定周期导通nmos晶体管29，并在振荡电压vr为电压vcomp时关断nmos晶体管29的电路。驱动电路45b包含分压电路54、振荡电路55b、误差电压生成电路56、比较器57、sr触发器58、缓冲电路59和时钟振荡电路200。
174.在驱动电路45b中，使用振荡电路55b代替图16的驱动电路45a的振荡电路55a。
175.因此，即使在使用这样的功率因数改善ic110c的情况下，也能够消除ac-dc转换器15的死角，并能够改善功率因数和总谐波失真。
176.＝＝总结＝＝上面，说明了本实施方式的ac-dc转换器11a～11c、15以及功率因数改善ic28a～28c和110a～110c。
177.功率因数改善ic28a～28c包括：施加电压vh并且与电容器32连接的端子vh；驱动电路40a或40b，其在电感器电流il小于规定值ia时，导通nmos晶体管29，并且基于反馈电压vfb和电压vh，关断nmos晶体管，以使得电压vh的电平越高，导通nmos晶体管29的期间越短；放电电路41，其从关断nmos晶体管的定时到导通nmos晶体管的定时为止对电容器进行放电。
178.因此，放电电路41能够在nmos晶体管29的关断期间内对电容器32放电，而不影响功率因数改善ic28a～28c在nmos晶体管29的导通期间的动作。放电电路41的动作保持在与整流电压vrec的波形相似的波形。在这种情况下，功率因数改善ic28a～28c能够基于电压vh进行控制，使得当整流电压vrec越处于低相位角时，nmos晶体管29的导通期间变得越长。其结果，功率因数改善ic28a～28c能够抑制整流电压vrec的低相位角处的死角的产生，从而改善功率因数和总谐波失真。
179.另外，代替使功率因数改善电路在临界模式下动作的功率因数改善ic28a～28c，而利用使功率因数改善电路在电流连续模式或电流不连续模式下动作的功率因数改善ic110a～110c的情况下，也能达到同样的效果。
180.放电电路41从nmos晶体管29关断的定时开始的期间ta内对电容器32放电。
181.由此，放电电路41能够在nmos晶体管29关断的期间内对电容器32放电。
182.当检测到电感器电流il达到规定值ia时，放电电路41停止电容器32的放电。
183.因此，在nmos晶体管29导通的定时之前停止电容器32的放电。由此，能够防止放电电路41的放电动作影响nmos晶体管29的导通期间的功率因数改善ic28a～28c的动作。
184.此外，在功率因数改善ic28a～28c中，当电感器电流il小于规定值ia时，nmos晶体管29导通。因此，在这种情况下，“满足规定条件”例如相当于电感器电流il小于规定值ia。
185.此外，在功率因数改善ic110a～110c中，当信号clk每隔规定周期达到“h”电平时，nmos晶体管29导通。因此，在这种情况下，“满足规定条件”例如相当于信号clk每隔规定周期达到“h”电平。
186.驱动电路40a、40b包含：生成与反馈电压vfb和基准电压vref1之差相对应的电压vcomp的误差电压生成电路56；输出与电压vh的电平相对应的振荡电压vr的振荡电路55a、55b；当电感器电流il小于规定值ia时，输出导通nmos晶体管的驱动信号vp1，当振荡电压vr
变为电压vcomp时，输出关断nmos晶体管29的驱动信号vp1的sr触发器58；以及基于驱动信号vp1，导通关断nmos晶体管29的缓冲电路59。
187.由此，驱动电路40a、40b在电压vh的波形保持在与整流电压vrec的波形相似的波形的情况下，整流电压vrec越为低相位角，nmos晶体管29的导通期间越长。
188.驱动电路40a、40b包含分压电路54，该分压电路54包括一端连接到端子vh的电阻61和一端连接到电阻61的另一端的电阻62，振荡电路55a连接到电阻61和电阻62之间的节点。
189.由此，振荡电路55a能够基于由分压电路54分压而得的电压vhdiv来生成振荡电压vr。
190.另外，放电电路41还包含连接到端子vh的电阻80、设置在电阻80和接地线lgnd之间的nmos晶体管81以及控制电路82。
191.因此，能够实现在适当的期间对电容器32放电的放电电路41。
192.此外，电阻80的电阻值比电阻61的电阻值和电阻62的电阻值要小。
193.因此，即使在具有分压电路54的情况下，放电电路41也能够在nmos晶体管29的关断期间中足够短的期间内对电容器32放电。
194.另外，振荡电路55a输出具有与电压vh的电平相对应的偏移电压的振荡电压vr，以当电压vh的电平变高时nmos晶体管29的导通期间变短，而当电压vh的电平变低时nmos晶体管29的导通期间变长。
195.因此，功率因数改善ic28a、28b使整流电压vrec的低相位角处的nmos晶体管的导通期间比高相位角处的导通期间要长。因此，消除了输入电流iin的死角，并且改善了功率因数和总谐波失真。
196.另外，振荡电路55b输出具有与电压vh的电平相对应的斜率的振荡电压vr，以当电压vh的电平变高时nmos晶体管29的导通期间变短，而当电压vh的电平变低时nmos晶体管29的导通期间变长。
197.因此，即使使用提供具有与电压vh的电平相对应的斜率的振荡电压vr的振荡电路55b，功率因数改善ic28c也可以根据整流电压vrec的相位角来控制nmos晶体管29的导通期间。因此，消除了整流电压vrec的低相位角处的输入电流iin的死角，并且功率因数和总谐波失真得到改善。
198.另外，功率因数改善ic28a、28c包括：端子comp，该端子comp连接到误差电压生成电路56的输出，并且与电容器32相连接；负载判定电路42，该负载判定电路42基于施加到端子comp的电压vcomp来判定负载12的状态是否为轻负载，放电电路41在负载12的状态为轻负载时停止电容器32的放电，在负载12的状态不为轻负载时，在从关断nmos晶体管29的定时到导通nmos晶体管29的定时为止对电容器32放电。
199.因此，在包含功率因数改善ic28a～28c的电源电路中，功率因数和全谐波失真得到改善，并且也可以降低在负载12为轻负载时的待机功率。
200.此外，功率因数改善ic28b包括端子fb，该端子fb输入有从外部电路即dc-dc转换器13输出、且表示负载14的状态的、与信号sig的脉冲宽度对应的信号，放电电路41在输入表示负载14的状态是轻负载的信号时，停止电容器32的放电，在输入表示负载14的状态不是轻负载的信号时，从关断nmos晶体管29的定时到导通nmos晶体管29的定时为止对电容器
32放电。
201.由此，通过使用已有的端子fb检测负载14的状态，ac-dc转换器11b和dc-dc转换器13能够协调动作，而无需设置通信用的专用端子。另外，在包含功率因数改善ic28b的电源电路中，功率因数和全谐波失真得到改善，并且也可以降低在负载14为轻负载时的待机功率。
202.另外，ac-dc转换器11a、11b还包含功率因数改善ic28a～28c中的任一个。
203.由此，在包含ac-dc转换器11a、11b的电源电路中，功率因数和总谐波失真得到改善。
204.以上，使用实施方式对本发明进行了说明，但本发明的技术范围并不限于上述实施方式所记载的范围。能够在上述实施方式的基础上进行各种变更或改进，这对本领域技术人员而言是显而易见的。从权利要求的描述可以清楚地看到，本发明的技术范围可以包括这种改变或改进的形式及其等同物，而不背离其宗旨。
205.请注意，对于权利要求书、说明书以及附图中所示的装置、系统、程序、以及方法中的动作、工序、步骤以及阶段等各处理的执行顺序，只要没有特意明示为“之前”、“在先之前”等，或者在后续的处理中使用之前处理的输出，则能以任意的顺序实现。关于权利要求书、说明书、以及附图中的动作流程，为便于说明而使用了“首先”、“接着”等，但并不意味着必须以该顺序来实施。标号说明
206.10电源装置11a、11b、11c、15ac-dc转换器12负载13dc-dc转换器14负载20交流电源21输入线路滤波器22全波整流电路23电容器24变压器25电阻26二极管27电容器28a～28c、110a～110c功率因素改善ic29nmos晶体管30二极管31二极管32电容器33～35电阻36、37电容器40a、40b、45a、45b驱动电路
41、46放电电路42负载判定电路50零电流检测电路51延迟电路52导通计时器电路53或门电路54分压电路55a、55b振荡电路56误差电压生成电路57比较器58sr触发器59缓冲电路61、62电阻70充放电电路71缓冲电路72、73电容器74恒定电流源75逆变器76nmos晶体管80电阻81nmos晶体管82a、82b控制电路85a、85b计时电路86与门电路91电流源92逆变器93双极晶体管94电容器100线圈200时钟振荡电路。