一种碳化硅超级结MOSFET器件及其制备方法与流程

一种碳化硅超级结mosfet器件及其制备方法
技术领域
1.本发明涉及半导体器件技术领域，具体涉及一种碳化硅超级结mosfet器件及其制备方法。


背景技术：

2.为满足可再生能源的大规模开发和利用，传统电网正向以电力电子技术广泛应用为代表的智能电网方向发展，亟需提升器件的耐压、通流能力和开关速度，并降低损耗。电力电子变压器是未来智能电网核心设备之一，目前基于硅(si)器件的电力电子变压器体积大、损耗高、重量大，无法推广应用，碳化硅(sic)器件具有电压等级高、通流能力强、频率高、损耗低等优势，可以大幅减小设备体积与重量，降低损耗。sic器件将是电力电子变压器首选功率器件，高压大功率sic材料及器件的实用化将决定电力电子变压器的发展未来。
3.sic材料质量的不断提升推动着sic功率器件的持续发展。与si器件的发展历程类似，sic器件优化进步的重要目标之一是不断降低器件在各击穿电压(bv)等级下的比导通电阻(r
on,sp
)，即持续提升其baliga品质因数(baliga’s figure of merit，bfom，定义为bv2/r
on,sp
)。功率半导体器件的理论阻断电压和比导通电阻之间存在一个众所周知的一维极限关系：r
on,sp
∝
bv
2.3～2.5
。上述限制关系的存在，使得单极型器件在给定的击穿电压下具有比导通电阻的理论极限最小值。
4.超级结技术是一种通过采用交替的p型掺杂区域和n型掺杂区域结构来实现电荷补偿并作为耐压层，以同时得到低比导通电阻和高耐压能力的技术。以最简单的pin二极管为例，超级结器件在常规耐压层(n型层)中引入的异型掺杂(p型层)，使得器件在反向阻断电压时，电荷耗尽层在纵向(正向电流导通方向)和横向两个方向上同时展开，由于耐压层的纵向厚度远大于交替排列的p/n型区域的横向宽度，使得在很低的反向电压下，耐压层就由于横向耗尽区的延展而完全耗尽。此时，宏观上可以把耐压层看作高阻本征半导体层。以至于当增加器件耐压目标时，耐压层的掺杂浓度几乎可以保持恒定，而仅需要增加耐压层厚度，理论上已经证明超级结器件可以将半导体材料单极型理论极限的r
on,sp
∝
bv
2.3～2.5
关系降低至r
on,sp
∝
bv
1.4
。
5.因而，通过超级结结构设计和优化，能够在保证阻断性能的前提下，有效提升大功率碳化硅器件的导通性能。然而，碳化硅本身的硬度极大，莫氏硬度接近金刚石，是自然界最硬的材料之一，极难刻蚀，目前工艺可实现的刻蚀深度极限为7μm左右，即无法在碳化硅结构中实现完整的超级结结构。因此，如何在碳化硅器件结构中提升器件性能是目前亟待解决的问题。


技术实现要素：

6.有鉴于此，本发明实施例提供一种碳化硅超级结mosfet器件及其制备方法，以解决现有技术中如何提升碳化硅器件结构性能的技术问题。
7.本发明实施例提供的技术方案如下：
8.本发明实施例第一方面提供一种碳化硅超级结mosfet器件，包括：衬底层；位于所述衬底层背面的漏极；位于所述衬底层正面的外延层；位于所述外延层内且下表面和所述外延层下表面重合的第一外延柱区，所述第一外延柱区和所述外延层之间形成超级结结构；位于所述外延层内两侧且上表面和所述外延层上表面重合的第二外延柱区，所述第二外延柱和所述外延层之间形成超级结结构；位于所述外延层正面两侧的阱区；位于所述阱区正面并排设置的第一源区和第二源区；位于所述外延层正面中间的栅氧化介质层；位于所述栅氧化介质层内的多晶硅栅极；位于所述第一源区和所述第二源区正面的源极。
9.可选地，该碳化硅超级结mosfet器件还包括：位于所述外延层内的埋岛区，所述埋岛区的正面和所述栅氧化介质层的背面接触，用于改善电场分布。
10.可选地，所述第一外延柱区包括多个间隔设置的外延柱单元，相邻两个外延柱单元之间的距离为1μm～2μm。
11.可选地，该碳化硅超级结mosfet器件还包括：设置在所述衬底层和所述外延层之间的缓冲层。
12.可选地，所述第一外延柱区的深度为1μm～2μm，宽度为1μm～2μm。
13.可选地，所述第二外延柱区的深度为2μm～5μm，宽度为1μm～2μm。
14.可选地，所述第一外延柱区的掺杂浓度小于所述第二外延柱区的掺杂浓度。
15.可选地，所述埋岛区的宽度与所述栅氧化介质层的宽度相同，所述埋岛区的深度为0.3μm～0.7μm。
16.本发明实施例第二方面提供一种碳化硅超级结mosfet器件的制备方法，包括：在衬底层的正面形成第一外延层；采用离子注入技术，在所述第一外延层中形成第一外延柱区，所述第一外延柱区的下表面和所述第一外延层下表面重合；在所述第一外延层的正面形成第二外延层；采用离子注入技术，在所述第二外延层中形成第二外延柱区，所述第二外延柱区的上表面和所述第二外延层上表面重合；在所述第二外延层的正面形成第三外延层，所述第三外延层、所述第二外延层和所述第一外延层构成外延层；采用离子注入技术，在所述第三外延层中形成阱区；采用离子注入技术，在第三外延层中形成并排设置的第一源区和第二源区；在所述外延层中间位置刻蚀出沟槽区；在沟槽中氧化形成栅氧化介质层；在沟槽中形成多晶硅栅极；在衬底层背面形成漏极；在第一源区和第二源区正面形成源极。
17.可选地，在所述第二外延层的正面形成第三外延层之前，还包括：采用离子注入技术，在第二外延层中间位置形成p 埋岛区；在衬底层的正面形成第一外延层之前，还包括：在衬底层正面形成缓冲层。
18.可选地，所述第一外延柱区的掺杂浓度小于所述第二外延柱区的掺杂浓度。
19.本发明技术方案，具有如下优点：
20.本发明实施例提供的碳化硅超级结mosfet器件及其制备方法，包括第一外延柱区和第二外延柱区，第一外延柱区和外延层下表面重合，第二外延柱区和外延层上表面重合，由此实现了在外延层结构的上下表面分别形成了超级结结构，与传统碳化硅mosfet器件相比，形成的超级结结构的掺杂浓度更高，由器件导通电流和掺杂浓度呈正相关可知，同样厚度下的超级结结构的比导通电阻更低；同时，外延柱区和外延层形成的超级结结构，使得器件在承受反向耐压时在水平方向产生耗尽，电场由原来单一的垂直方向变成了水平和垂直两个方向，加快外延层的耗尽过程，因而保证了器件在提升掺杂浓度的同时拥有更好的耐
压能力。
21.本发明实施例提供的碳化硅超级结mosfet器件，通过在栅氧化介质层的背面设置埋岛区，能够避免在传统的碳化硅mosfet器件中，由于刻蚀原因会在沟槽结构的底部形成电场集中现象；能够改善边角的电场分布，降低电场集中现象，从而保护器件的栅极提升可靠性。
22.本发明实施例提供的碳化硅超级结mosfet器件，在衬底层和外延层之间设置缓冲层，在衬底层、缓冲层以及外延层间形成缓变结构，能够减少衬底层向外延生长或转换的缺陷数量，从而提高外延质量。
附图说明
23.为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
24.图1为本发明实施例中碳化硅超级结mosfet器件的结构示意图；
25.图2为本发明另一实施例中碳化硅超级结mosfet器件的结构示意图；
26.图3(a)为现有碳化硅mosfet器件施加漏源极电压的结构示意图；
27.图3(b)为在现有碳化硅mosfet器件施加漏源极电压时电场随外延层深度变化的结构示意图；
28.图4(a)为本发明实施例中碳化硅超级结mosfet器件施加漏源极电压的结构示意图；
29.图4(b)为本发明实施例中碳化硅超级结mosfet器件施加漏源极电压时电场随外延层深度变化的结构示意图。
具体实施方式
30.下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
31.在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
32.在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
33.此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构
成冲突就可以相互结合。
34.本发明实施例提供一种碳化硅超级结mosfet器件，如图1所示，包括：衬底层12；位于所述衬底层12背面的漏极13；位于所述衬底层12正面的外延层8；位于所述外延层8内且下表面和所述外延层8下表面重合的第一外延柱区10，所述第一外延柱区10和所述外延层8之间形成超级结结构；位于所述外延层8内两侧且上表面和所述外延层8上表面重合的第二外延柱区7，所述第二外延柱7和所述外延层8之间形成超级结结构；位于所述外延层8正面两侧的阱区6；位于所述阱区6正面并排设置的第一源区4和第二源区5；位于所述外延层8正面中间的栅氧化介质层3；位于所述栅氧化介质层3内的多晶硅栅极2；位于所述第一源区4和所述第二源区5正面的源极1。
35.其中，如图2所示，在该碳化硅超级结mosfet器件中，衬底层12选择导电型高掺杂碳化硅衬底，可实现低电阻率，用于外延生长。漏极13为高压侧金属电极，与衬底层12形成欧姆接触，从而实现与外部电路的电气连接。外延层8采用n型外延层，其浓度和厚度决定了器件的耐压与通流能力，耐压与浓度成反比，与厚度成正比；通流与浓度成正比，与厚度成反比。第一外延柱区10采用p-外延柱区，与外延层8形成超级结结构，在承受耐压的过程中在横向(器件的水平方向)承担电势降落，形成耗尽区，从而改善器件整体的电场分布，提升耐压能力。
36.第二外延柱区7采用p型外延柱区，与外延层8形成超级结结构，在承受耐压的过程中在横向(器件的水平方向)承担电势降落，形成耗尽区，从而改善器件整体的电场分布，提升耐压能力。阱区6作为p-well区或者说沟道区，能够在栅极电压的作用下提供电流的开启和关断功能。第一源区位于第二源区的内部，第一源区4采用n 源区，作为正向导通结构，与源极形成欧姆接触。第二源区5采用p 源区，作为高掺杂结构能够降低器件反向导通时的提高器件第三象限特性，即体二极管特性。栅氧化介质层3能够形成隔离多晶硅栅极与碳化硅及源极的电气隔离。源极1作为低压侧金属电极，与碳化硅形成欧姆接触，从而实现与外电路的电气连接。
37.具体地，如图3(a)所示，为传统的碳化硅mosfet器件，当在器件上施加漏源极电压时，器件内的电场随外延层深度的分布如图3(b)所示；如图4(a)所示，为本发明实施例提供的碳化硅超级结mosfet器件，当在器件上施加漏源极电压时，器件内的电场随外延层深度的分布如图4(b)所示。可以看出，当在外延层内设置第一外延柱区和第二外延柱区后，电场由原来单一的垂直方向变为了在纵向和横向同时展开，加快了外延层的耗尽过程，耐压性能也随之提高。
38.本发明实施例提供的碳化硅超级结mosfet器件，包括第一外延柱区和第二外延柱区，第一外延柱区和外延层下表面重合，第二外延柱区和外延层上表面重合，由此实现了在外延层结构的上下表面分别形成了超级结结构，与传统碳化硅mosfet器件相比，形成的超级结结构的掺杂浓度更高，由器件导通电流和掺杂浓度呈正相关可知，同样厚度下的超级结结构的比导通电阻更低；同时，外延柱区和外延层形成的超级结结构，使得器件在承受反向耐压时在水平方向产生耗尽，电场由原来单一的垂直方向变成了水平和垂直两个方向，加快外延层的耗尽过程，因而保证了器件在提升掺杂浓度的同时拥有更好的耐压能力。
39.在一实施所述第一外延柱区的深度为1μm～2μm，宽度为1μm～2μm。所述第二外延柱区的深度为2μm～5μm，宽度为1μm～2μm。具体地，第一外延柱区和第二外延柱区可以在形
成外延层之后，采用离子注入的方式实现，避免碳化硅硬度较大，难以刻蚀的问题。其中，在形成第一外延柱区和第二外延柱区时，第一外延柱区的掺杂浓度略小于第二外延柱区的掺杂浓度，如第一外延柱区的掺杂浓度为1e15cm-3
～3e15cm-3
；第二外延柱区的掺杂浓度为1e15cm-3
～1e16cm-3
。由于第一外延柱区、第二外延柱区以及二者之间的外延层也形成超级结结构，为了避免第二外延柱区下方的掺杂浓度降低，可以是第二外延柱区的掺杂浓度略大于第一外延柱区的掺杂浓度。
40.在一实施方式中，如图1所示，碳化硅超级结mosfet器件还包括：位于所述外延层8内的埋岛区9，所述埋岛区9的正面和所述栅氧化介质层3的背面接触，用于改善电场分布。具体地，如图2所示，埋岛区9采用p 埋岛区。埋岛区的宽度与所述栅氧化介质层的宽度相同，所述埋岛区的深度为0.3μm～0.7μm。在传统的碳化硅mosfet器件中，由于刻蚀原因会在沟槽结构的底部形成电场集中现象，通过在栅氧化介质层的背面设置埋岛区，能够改善边角的电场分布，降低电场集中现象，从而保护器件的栅极提升可靠性。
41.在一实施方式中，如图1所示，所述第一外延柱区10包括多个间隔设置的外延柱单元，相邻两个外延柱单元之间的距离为1μm～2μm。具体地，通过间隔设置多个外延柱单元作为第一外延柱区，间隔设置的外延柱单元之间为外延层，这样在施加漏源极电压时，除了纵向的电场，外延柱单元和外延层之间也会形成电场，加快了外延层的耗尽过程。
42.在一实施方式中，如图1所示，碳化硅超级结mosfet器件还包括：设置在所述衬底层12和所述外延层8之间的缓冲层11。具体地，缓冲层11设置在衬底层12和外延层8之间，同时可以设置缓冲层11的掺杂浓度介于衬底层12和外延层8之间，在衬底层12、缓冲层11以及外延层8间形成缓变结构，能够减少衬底层12向外延生长或转换的缺陷数量，从而提高外延质量。
43.本发明实施例还提供一种碳化硅超级结mosfet器件的制备方法，包括如下步骤：
44.步骤s101：在衬底层的正面形成第一外延层；具体地，衬底层采用导电型高掺杂碳化硅衬底，掺杂浓度为8e18cm-3
～1.2e19cm-3
，采用的衬底层厚度为2μm～3μm。其中，第一外延层厚度与后续形成的第一外延柱区的厚度相同，便于离子注入形成第一外延柱区。在该实施例中，第一外延层厚度为1μm～2μm，采用化学气相沉积(lpcvd)工艺形成。第一外延层采用n型外延层，掺杂浓度为1e15cm-3
～1.5e15cm-3
。
45.步骤s102：采用离子注入技术，在所述第一外延层中形成第一外延柱区，所述第一外延柱区的下表面和所述第一外延层下表面重合；具体地，在形成第一外延层，通过离子注入技术向第一外延层中进行铝离子掺杂形成第一外延柱区。其中第一外延柱区的掺杂浓度为1e15cm-3
～3e15cm-3
，厚度和第一外延层厚度相同。在制备时，可以形成多个间隔设置的外延柱单元作为第一外延柱区，相邻两个外延柱单元的间隔为1μm，每个外延柱单元的宽度为1μm。
46.步骤s103：在所述第一外延层的正面形成第二外延层。具体地，第二外延层作为器件的主体部分，其厚度由器件结构的耐压设计值决定，在该实施例中，第二外延层厚度为度为15μm～63μm，氮离子掺杂浓度为1e15cm-3
～1.5e15cm-3
。第二外延层形成工艺和第一外延层工艺相同，即也可以采用化学气相沉积生长得到。
47.步骤s104：采用离子注入技术，在所述第二外延层中形成第二外延柱区，所述第二外延柱区的上表面和所述第二外延层上表面重合。其中，第二外延柱区形成在第二外延层
内两侧，通过离子注入技术向第二外延层内两侧进行铝离子掺杂得到，形成的第二外延柱区的深度为3μm～5μm，铝离子掺杂浓度为1e15cm-3
～1e16cm-3
；宽度为1.5～2.3μm。
48.步骤s105：在所述第二外延层的正面形成第三外延层，所述第三外延层、所述第二外延层和所述第一外延层构成外延层。其中，第三外延层的厚度和后续形成的阱区和第一源区厚度的和相同。在该实施例中，采用化学气相沉积生长得到第三外延层，第三外延层厚度为1.5μm，氮离子掺杂浓度为1e15cm-3
～1.5e15cm-3
。
49.步骤s106：采用离子注入技术，在所述第三外延层中形成阱区。具体地，通过采用离子注入技术在第三外延层的两侧进行铝离子掺杂，此时，铝离子掺杂深度和第三外延层厚度相同；阱区的铝离子掺杂浓度为5e17cm-3
；宽度为3μm。
50.步骤s107：采用离子注入技术，在第三外延层中形成并排设置的第一源区和第二源区；在进行铝离子注入后，继续在第三外延层的正面分别进行高浓度的氮离子和铝离子的掺杂，形成第一源区和第二源区，其中第一源区位于内侧，第二源区位于外侧。其中，第一源区中氮离子掺杂浓度为1e20cm-3
；宽度为1.5μm，深度为0.2μm～0.5μm；第二源区中铝离子掺杂浓度为1e19cm-3
～4e19cm-3
，宽度为1.5μm，深度为0.2μm～0.5μm，在一实施例中，第一源区厚度和第二源区厚度相同。
51.需要说明的是，由于第一源区和第二源区的掺杂浓度高于阱区的掺杂浓度，因此，形成的第一源区和第二源区会覆盖部分阱区，即最终形成的阱区的厚度为第三外延层的厚度减去第一源区或第二源区的厚度。
52.步骤s108：在所述外延层中间位置刻蚀出沟槽区。具体地，通过沟槽区的刻蚀，会将第三外延层的中间部分完全去除，在一实施方式中，还会刻蚀掉第二外延层中间位置的部分区域，即刻蚀得到的沟槽区的下表面低于第二外延层的上表面。在一实施方式中，也可以只刻蚀第三外延层的中间部分，即刻蚀得到的沟槽区的下表面和第二外延层的上表面重合。在刻蚀时，具体可采用碳化硅刻蚀技术。在一实施例中，刻蚀得到的沟槽区的宽度为2μm，深度为1.5μm。
53.步骤s109：在沟槽中氧化形成栅氧化介质层。具体地，通过氧化技术在沟槽区中形成50nm厚的栅氧化介质层。
54.步骤s110：在沟槽中形成多晶硅栅极。具体地，可以采用化学气相沉积工艺在沟槽中形成多晶硅栅极。
55.步骤s111：在衬底层背面形成漏极；其中，可以采用al/ni/ti合金作为漏极材料沉积到衬底层背面。
56.步骤s112：在第一源区和第二源区正面形成源极。其中，可以采用al/ni/ti合金作为源极材料沉积到第一源区和第二源区正面。
57.本发明实施例提供的碳化硅超级结mosfet器件的制备方法，通过形成第一外延柱区和第二外延柱区，第一外延柱区和外延层下表面重合，第二外延柱区和外延层上表面重合，由此实现了在外延层结构的上下表面分别形成了超级结结构，与传统碳化硅mosfet器件相比，形成的超级结结构的掺杂浓度更高，由器件导通电流和掺杂浓度呈正相关可知，同样厚度下的超级结结构的比导通电阻更低；同时，外延柱区和外延层形成的超级结结构，使得器件在承受反向耐压时在水平方向产生耗尽，电场由原来单一的垂直方向变成了水平和垂直两个方向，加快外延层的耗尽过程，因而保证了器件在提升掺杂浓度的同时拥有更好
的耐压能力。
58.在一实施方式中，在所述第二外延层的正面形成第三外延层之前，还包括：采用离子注入技术，在第二外延层中间位置形成p 埋岛区；埋岛区的宽度与所述栅氧化介质层的宽度相同，所述埋岛区的深度为0.3μm～0.7μm。在传统的碳化硅mosfet器件中，由于刻蚀原因会在沟槽结构的底部形成电场集中现象，通过在栅氧化介质层的背面设置埋岛区，能够改善边角的电场分布，降低电场集中现象，从而保护器件的栅极提升可靠性。
59.在一实施方式中，在衬底层的正面形成第一外延层之前，还包括：在衬底层正面形成缓冲层。具体地，缓冲层设置在衬底层和外延层，同时可以设置缓冲层的掺杂浓度介于衬底和外延层之间，在衬底层、缓冲层以及外延层间形成缓变结构，能够减少衬底层向外延生长或转换的缺陷数量，从而提高外延质量。
60.在一实施方式中，所述第一外延柱区的掺杂浓度小于所述第二外延柱区的掺杂浓度。由于第一外延柱区、第二外延柱区以及二者之间的外延层也形成超级结结构，为了避免第二外延柱区下方的掺杂浓度降低，可以是第二外延柱区的掺杂浓度略大于第一外延柱区的掺杂浓度。
61.在一实施方式中，该碳化硅超级结mosfet器件的制备方法采用如下流程实现：
62.1.选择碳化硅衬底浓度为8e18cm-3
～1.2e19cm-3
，厚度为2μm～3μm。
63.2.在碳化硅衬底的正面上，通过化学气相沉积(lpcvd)生长厚度为1μm～1.5μm，掺杂浓度为7e17～1.2e18cm-3
的n型缓冲层。
64.3.在碳化硅衬底的正面上，通过化学气相沉积(lpcvd)生长厚度为1μm～2μm(厚度由p-型外延柱区的设计值决定)，掺杂浓度为1e15cm-3
～1.5e15cm-3
的n型外延层。
65.4.采用离子注入技术，在n型外延层上形成p-型外延柱区，深度为1μm～2μm，铝离子掺杂浓度为1e15cm-3
～3e15cm-3
；宽度为1μm，相邻两个p-型外延柱区10间隔1μm。
66.5.在n型外延层的正面，继续通过化学气相沉积(lpcvd)二次生长厚度为15～63μm(厚度由器件的耐压设计值决定)，氮离子掺杂浓度为1e15cm-3
～1.5e15cm-3
的n型外延层。
67.6.采用离子注入技术，在n型外延层上形成p型外延柱区，深度为3μm～5μm，铝离子掺杂浓度为1e15cm-3
～1e16cm-3
；宽度为1.5～2.3μm。
68.7.采用离子注入技术，在n型外延层元胞区正中央形成p 埋岛区，宽度2μm，深度为0.3μm～0.7μm，铝离子掺杂浓度为1e14cm-3
～1e16cm-3
。
69.8.在n型外延层的正面，继续通过化学气相沉积(lpcvd)生长厚度为1.5μm，氮离子掺杂浓度为1e15cm-3
～1.5e15cm-3
的n型外延层。
70.9.采用离子注入技术，在n型外延层8上形成p-well区6，深度为1.5μm，铝离子掺杂浓度为5e17cm-3
；宽度为3μm。
71.10.用离子注入技术，在n型外延层上形成n 源区，深度为0.2～0.5μm，氮离子掺杂浓度为1e20cm-3
；宽度为1.5μm。
72.11.采用离子注入技术，在n型外延层上形成p 源区，深度为0.2～0.5μm，铝离子掺杂浓度为1e19cm-3
～4e19cm-3
；宽度为1.5μm。
73.12.采用碳化硅刻蚀技术，在n型外延层元胞中央刻蚀出宽度为2μm，深度为1.5μm的沟槽区。
74.13.采用氧化技术，在沟槽中氧化形成50nm厚的栅氧化介质层。
75.14.在沟槽中通过lpcvd形成多晶硅栅极。
76.15.在碳化硅衬底背面沉积al/ni/ti合金，形成漏极。
77.16.在p 源区和n 源区上面沉积al/ni/ti合金，形成源极。
78.虽然关于示例实施例及其优点已经详细说明，但是本领域技术人员可以在不脱离本发明的精神和所附权利要求限定的保护范围的情况下对这些实施例进行各种变化、替换和修改，这样的修改和变型均落入由所附权利要求所限定的范围之内。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。
79.此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。