晶体管反熔丝以及相关装置、系统和方法与流程

晶体管反熔丝以及相关装置、系统和方法
1.优先权要求
2.本技术要求2021年9月7日申请的题为“晶体管反熔丝以及相关装置、系统和方法(transistor antifuse,and related devices,systems,and methods)”的第17/468 523号美国专利申请的申请日的权益，其公开内容特此以引用的方式全部并入本文中。
技术领域
3.本公开的实施例涉及反熔丝。更具体地说，各种实施例涉及晶体管反熔丝以及相关方法、装置和系统。


背景技术：

4.反熔丝为允许电流流动(即，如同反熔丝为电线)或防止电流流动(即，如同反熔丝为开路)的装置。在初始状态中，反熔丝可防止电流流过反熔丝，即，反熔丝可在电路中充当开路。如果反熔丝两端的电压差超过阈值，则反熔丝将击穿。此后，反熔丝将允许电流在极少或无电阻的情况下流过反熔丝，即，反熔丝可在电路中充当电线。


技术实现要素：

5.各种实施例可包含一种设备，其包含可配置为第一节点与第二节点之间的短路或可配置为第一节点与第二节点之间的开路的反熔丝。反熔丝可包含选择晶体管。选择晶体管的源极或漏极可电耦合到第一节点且选择晶体管的栅极被配置成接收选择电压。反熔丝可包含反熔丝晶体管。反熔丝晶体管的栅极可电耦合选择晶体管的源极或漏极中的另一个。反熔丝晶体管的源极或漏极可电耦合到第二节点。
6.各种实施例可包含一种对反熔丝进行编程的方法。方法可包含在反熔丝的选择晶体管的源极或漏极处提供高电压。方法还可包含在选择晶体管的栅极处提供选择电压。方法还可包含在反熔丝的反熔丝晶体管的源极或漏极处提供低电压。
7.各种实施例可包含一种设备，其包含选择电路和布置在第一节点与第二节点之间的数个反熔丝。数个反熔丝中的每一个可由选择电路选择。数个反熔丝中的每一个可配置为第一节点与第二节点之间的短路或可配置为第一节点与第二节点之间的开路。数个反熔丝中的每一个可包含选择晶体管。选择晶体管的源极或漏极可电耦合到第一节点。选择晶体管的栅极可电耦合到选择电路。数个反熔丝中的每一个可包含反熔丝晶体管。反熔丝晶体管的栅极可电耦合选择晶体管的源极或漏极中的另一个。反熔丝晶体管的源极或漏极可电耦合到第二节点。
8.各种实施例可包含一种设备，其包含可配置为第一节点与第二节点之间的短路或第一节点与第二节点之间的开路的反熔丝。反熔丝可被配置成通过在第一节点处施加高电压和在第二节点处施加低电压来从作为第一节点与第二节点之间的开路更改到作为第一节点与第二节点之间的短路。反熔丝可包含选择晶体管。选择晶体管的源极或漏极可电耦合到第一节点。选择晶体管的栅极可被配置成接收选择电压。反熔丝可包含反熔丝晶体管。
反熔丝晶体管的栅极可电耦合到第二节点。反熔丝晶体管的源极或漏极可电耦合到选择晶体管的源极或漏极中的另一个。
9.各种实施例可包含一种对反熔丝进行编程的方法。方法可包含在反熔丝的选择晶体管的源极或漏极处提供高电压。方法还可包含在选择晶体管的栅极处提供选择电压。方法还可包含在反熔丝的反熔丝晶体管的栅极处提供低电压。
附图说明
10.虽然本公开利用确切地指出且清楚地要求具体实施例的权利要求进行总结，但本公开的范围内的实施例的各种特征和优势可在结合附图阅读时从以下描述更轻松地确定，在附图中：
11.图1为说明根据本公开的至少一个实施例的实例反熔丝的示意图。
12.图2为说明根据本公开的至少一个实施例的另一实例反熔丝的示意图。
13.图3为说明根据本公开的至少一个实施例的又一实例反熔丝的示意图。
14.图4为说明根据本公开的至少一个实施例的又一实例反熔丝的示意图。
15.图5为说明根据本公开的至少一个实施例的实例鳍片场效应晶体管的三维布局图。
16.图6为说明根据本公开的至少一个实施例的实例反熔丝读取/写入电路的示意图。
17.图7为说明根据本公开的至少一个实施例的实例方法的流程图。
18.图8为说明根据本公开的至少一个实施例的实例存储器系统的简化框图。
19.图9为说明根据本公开的至少一个实施例的实例电子系统的简化框图。
20.图10为说明根据本公开的至少一个实施例的实例反熔丝的三维布局图。
21.图11为说明根据本公开的至少一个实施例的另一实例反熔丝的三维布局图。
22.图12为说明根据本公开的至少一个实施例的又一实例反熔丝的三维布局图。
23.图13为说明根据本公开的至少一个实施例的又一实例反熔丝的三维布局图。
24.图14为说明根据本公开的至少一个实施例的又一实例反熔丝的三维布局图。
25.图15为说明根据本公开的至少一个实施例的又一实例反熔丝的三维布局图。
具体实施方式
26.反熔丝为允许电流在极少或无电阻的情况下流动(即，如同反熔丝为电线、短路(short circuit)或“短路(short)”)或防止电流流动(即，如同反熔丝为开路(open circuit)或“开路(open)”)的装置。举例来说，在初始状态中，反熔丝可防止电流流过反熔丝，即，反熔丝可在电路中充当开路。如果反熔丝两端的电压差超过阈值，则反熔丝将击穿(或“熔断”)。此后，反熔丝将允许电流在极少或无电阻的情况下流过反熔丝，即，反熔丝可在电路中充当短路。
27.除其它之外，反熔丝可用作可编程只读存储器。举例来说，一个反熔丝可用于存储一个数据位。举例来说，一个反熔丝可经编程(例如，从其初始状态更改、修改或熔断到熔断状态，或替代地不从其初始状态更改)。此后，可确定反熔丝的状态，以便读取数据位。关于反熔丝的术语“读取”是指通过测量耦合到反熔丝的第一节点与耦合到反熔丝的第二节点之间的电压或电流来确定反熔丝的状态。关于反熔丝的术语“写入”可包含在第一节点与第
二节点之间提供足以更改反熔丝(即，从作为开路到作为短路)的电压差分。术语“编程”、“读取”和“写入”的使用是为了简洁起见，并且不将本公开的实施例限于存储器应用。
28.在一些情况下，反熔丝可用于微电子装置(例如，存储器装置)中以存储永久制造设置(例如，用于时序调整、电压调整和/或功能调整的设置)或存储永久修复设置(例如，应调换以用于冗余元件的缺陷地址或用于各种冗余元件的启用设置)。在一些情况下，反熔丝可实施在半导体裸片上，从而实现半导体裸片上的存储。
29.本文中所描述的实施例可包含反熔丝、电路，或包含反熔丝的系统，和/或读取和/或写入反熔丝的方法。至少就如何写入反熔丝而言，实施例可表示或展现对常规反熔丝的改进。举例来说，可使用比用于写入其它反熔丝的电压优选的电压来写入反熔丝。作为另一实例，可比其它反熔丝更一致地写入反熔丝。另外或替代地，至少就如何读取反熔丝而言，实施例可表示或展现对常规反熔丝的改进。举例来说，写入反熔丝的方式可在击穿路径中产生较低电阻，因此使得当相较于其它反熔丝时更容易读取反熔丝。另外或替代地，至少就大小和/或面积而言，实施例可表示或展现对常规反熔丝的改进。举例来说，与其它反熔丝相比，反熔丝可更小或在半导体裸片上占据更少空间。
30.一些实施例包含被配置成被读取为第一节点与第二节点之间的短路或被读取为第一节点与第二节点之间的开路的反熔丝。另外或替代地，反熔丝可配置为第一节点与第二节点之间的短路或可配置为第一节点与第二节点之间的开路。反熔丝可包含一或多个晶体管。确切地说，反熔丝可包含耦合在第一节点与第二节点之间的反熔丝晶体管和选择晶体管。选择晶体管的源极或漏极可电耦合到第一节点。选择晶体管的栅极可被配置成接收选择电压。反熔丝晶体管的栅极可电耦合到选择晶体管的源极或漏极中的另一个。反熔丝晶体管的源极或漏极可电耦合到第二节点。
31.选择电压可施加到反熔丝以致使反熔丝为可读或可写的。举例来说，在一些情况下，反熔丝可为所有耦合在两个节点(例如，总线)之间的反熔丝的阵列的部分。阵列的反熔丝中的每一个可个别地选择，例如，通过将选择电压施加到阵列的所选择反熔丝。
32.本文中所描述的晶体管可具有源极、漏极和栅极。在本公开中，除非另外指定，否则源极和漏极可为可互换的。因此，在本公开中，可参考晶体管的“源极或漏极”和晶体管的“源极或漏极中的另一个”。替代地，在本公开中，可参考具有第一参考标号的“源极或漏极”(例如，源极或漏极104)和具有第二参考标号的“源极或漏极”(例如，源极或漏极106)。
33.一些实施例包含包含鳍片场效应晶体管(finfet)的反熔丝。finfet可包含在多个侧面上由栅极区包围的沟道区(即，在源极区与漏极区之间)。举例来说，沟道区可在栅极区之间突出。在一些情况下，相较于包含平面晶体管的反熔丝，包含finfet的反熔丝可为有利的。举例来说，在其中finfet装置(例如，存储器装置的晶体管)在裸片上制造(或使用finfet过程)的情况下，制造反熔丝以包含finfet而非包含平面晶体管的反熔丝可为有利的(例如，更简单或更经济的)。另外或替代地，finfet反熔丝击穿路径可类似于传统平面mos反熔丝击穿路径，或finfet反熔丝可展现通过沟道区的几何形状和finfet反熔丝的物理特性可能实现的其它击穿路径。作为实例，finfet反熔丝可在鳍片拐角区(沟道的上部拐角边缘)或底部鳍片边缘中展现栅极氧化物击穿。
34.一些实施例包含包含p沟道金属氧化物半导体(pmos)晶体管的反熔丝。pmos晶体管安置在n型硅中，其具有多数电子载流子。由于finfet的形状，沟道区(pmos累积区)中的
电子可实现更成功(例如，一致)的写入和/或读取。由于pmos迁移率的显著改进，当与finfet互补金属氧化物半导体(cmos)结合使用时，pmos晶体管对于反熔丝装置可为有利的。
35.虽然本文中参考存储器装置描述各种实施例，但本公开不限于此，并且所述实施例可通常适用于可或可不包含存储器装置的微电子系统和/或半导体装置。现将参考附图阐述本公开的实施例。
36.图1为说明根据本公开的至少一个实施例的实例反熔丝100的示意图。反熔丝100可配置为第一节点118与第二节点120之间的短路或第一节点118与第二节点120之间的开路。反熔丝100可包含耦合在第一节点118与第二节点120之间的反熔丝晶体管102和选择晶体管110。
37.选择晶体管110可包含源极或漏极112、源极或漏极114，以及栅极116。源极或漏极114可电耦合到第一节点118。栅极116可被配置成从选择节点122接收选择电压(例如，被配置成致使反熔丝100可接入，例如，可读和/或可写的电压)。栅极116可被配置成使得栅极116处的选择电压致使选择晶体管110闭合，例如，允许电流从源极或漏极114流动到源极或漏极112。
38.反熔丝晶体管102可包含源极或漏极104、源极或漏极106，以及栅极108。栅极108可通过耦合件130电耦合到选择晶体管110的源极或漏极112。耦合件130可为或可包含互连跳线，例如，在反熔丝100的一或多个金属或多晶硅层中。反熔丝晶体管102的源极或漏极104可电耦合到第二节点120。在一些实施例中，源极或漏极106可为浮动的。在其它实施例中，源极或漏极106可电耦合到选择晶体管110的源极或漏极112且电耦合到反熔丝晶体管102的栅极108，如图2中所说明。在又其它实施例中，源极或漏极106可电耦合到源极或漏极104且电耦合到第二节点120，如图3中所说明。
39.如果反熔丝晶体管102处于其初始状态，即，正常操作状态，则反熔丝100可被配置为开路。如果反熔丝晶体管102经更改，即，如果反熔丝晶体管102的沟道区的电介质已击穿，例如，如果反熔丝晶体管102已熔断，则反熔丝100可被配置为短路。如果反熔丝晶体管102处于其初始状态，则反熔丝晶体管102可被配置成防止电流从栅极108流动到源极或漏极104。然而，如果反熔丝晶体管102已更改(在本文中也被称为“修改”或“熔断”)(例如，通过将足以致使反熔丝晶体管102的沟道区的电介质击穿的电压施加到栅极108和源极或漏极104)，则反熔丝晶体管102可允许电流在栅极108到源极或漏极104之间流动。
40.确定反熔丝100的状态(例如，读取反熔丝100)的过程可包含在第一节点118和第二节点120中的一个或两个处提供已知电压，在选择节点122处提供选择电压，以及观测第一节点118和第二节点120中的一个或两个处的电压和/或电流。选择节点122处的选择电压可致使选择晶体管110闭合，从而将源极或漏极114电耦合到源极或漏极112，并且通过延伸部将第一节点118电耦合到栅极108。如果反熔丝晶体管102尚未更改，则反熔丝晶体管102将防止电流在栅极108与源极或漏极104之间(以及通过延伸部在第一节点118与第二节点120之间(例如，当选择晶体管110例如通过将选择电压施加到栅极116而闭合时))流动。如果反熔丝晶体管102已更改，则反熔丝晶体管102将允许电流从栅极108流动到源极或漏极104，由此有效地将第一节点118电耦合到第二节点120(当选择晶体管110闭合时)。因此，观测反熔丝100的状态的过程可包含在选择节点122处提供选择电压和在第一节点118和第二
节点120中的一个或两个处提供已知电压，接着观测第一节点118和第二节点120处或之间的电压和/或电流以确定反熔丝晶体管102是否已更改(例如，基于第一节点118与第二节点120之间的电耦合件)。
41.通过更改或熔断反熔丝晶体管102来对反熔丝100的状态进行编程(在本文中也被称为“修改”或“写入”)的过程可包含在第一节点118与第二节点120之间提供高电压差分和在选择节点122处提供选择电压。选择节点122处的选择电压可致使选择晶体管110闭合，从而将源极或漏极114电耦合到源极或漏极112，并且通过延伸部将第一节点118电耦合到栅极108。在第一节点118与第二节点120之间存在高电压差分的情况下且在选择晶体管110闭合的情况下，在栅极108与源极或漏极104之间可存在高电压差分。高电压差分可适合于引起反熔丝晶体管102的沟道区的电介质的击穿。击穿可致使反熔丝晶体管102允许电流在栅极108与源极或漏极104之间流动。
42.高电压差分可包含在第一节点118处施加高电压和在第二节点120处施加低电压。在一些实施例中，高电压可比低电压高大体上1伏特与大体上10伏特之间。在一些实施例中，高电压可比低电压高大体上2.5伏特与大体上7.5伏特之间。在一些实施例中，高电压可比低电压高大体上4伏特与大体上6伏特之间。在一些实施例中，高电压可比低电压高大体上5伏特。
43.在一些实施例中，反熔丝晶体管102和/或选择晶体管110可为pmos晶体管。在反熔丝晶体管102为pmos晶体管并且高电压施加到第一节点118和低电压高电压施加到第二节点120的情况下，当反熔丝晶体管102处于累积模式时，反熔丝晶体管102可更改。
44.在一些实施例中，反熔丝晶体管102和/或选择晶体管110可为finfet晶体管(例如，如关于图5所说明和描述)。
45.图2为说明根据本公开的至少一个实施例的另一实例反熔丝200的示意图。反熔丝200包含许多与图1的反熔丝100相同的元件和电耦合件。在反熔丝200的元件与反熔丝100中的其对应部分相同或大体上类似的情况下，已使用相同标号且已省略描述。
46.图1的反熔丝100与反熔丝200之间的一个差异在于将源极或漏极112电耦合到源极或漏极106的耦合件202。耦合件202可允许反熔丝200相较于其它反熔丝具有更小大小。举例来说，在图1的反熔丝100中，选择晶体管110的源极或漏极112可与反熔丝晶体管102的源极或漏极106物理地隔离。源极或漏极112与源极或漏极106之间的物理隔离可包含分离的扩散区。相比之下，在图2的反熔丝200中，反熔丝晶体管102的源极或漏极106和选择晶体管110的源极或漏极112可更小且可共享扩散区，这可使得反熔丝200小于反熔丝100。
47.图3为说明根据本公开的至少一个实施例的又一实例反熔丝300的示意图。反熔丝300包含许多与图1的反熔丝100相同的元件和电耦合件。在反熔丝300的元件与反熔丝100中的其对应部分相同或大体上类似的情况下，已使用相同标号且已省略描述。
48.图1的反熔丝100与反熔丝300之间的一个差异在于将源极或漏极104电耦合到源极或漏极106的耦合件302。耦合件302可为或可包含互连跳线，例如，在反熔丝300的一或多个金属或多晶硅层中。将源极或漏极104电耦合到源极或漏极106的耦合件302可致使源极或漏极104和源极或漏极106具有相同电压(例如，始终)。因此，当写入或修改反熔丝晶体管102时，例如，源极或漏极104与栅极108之间的电压差分将与源极或漏极106与栅极108之间的电压差分大体上相同。当沟道区被击穿时，这可为有益的，因为例如通过将低电压短接到
源极或漏极104和源极或漏极106中的另一个两者，易受氧化物击穿的沟道区域可更大，因此增加写入和读取的成功速率。
49.图4为说明根据本公开的至少一个实施例的又一实例反熔丝400的示意图。反熔丝400包含许多与图1的反熔丝100相同的元件。在反熔丝400的元件与反熔丝100中的其对应部分相同或大体上类似的情况下，已使用相同标号且已省略描述。
50.反熔丝400与反熔丝100之间的第一差异在于在反熔丝400中第二节点120电耦合到栅极108而非电耦合到源极或漏极104。反熔丝400与反熔丝100之间的第二差异在于源极或漏极112电耦合到源极或漏极106而非电耦合到栅极108。
51.反熔丝400可被配置成以与反熔丝100大致相同的方式操作。举例来说，反熔丝400可被读取为第一节点118与第二节点120之间的开路或短路。此外，反熔丝400可通过在第一节点118与第二节点120之间施加电压差分和在选择节点122处提供选择电压来写入。
52.然而，在反熔丝100中，在其中反熔丝晶体管102为pmos晶体管的情况下，反熔丝晶体管102可被配置成当反熔丝晶体管102处于累积模式时被更改(例如，写入)。相比之下，在反熔丝400中，在其中反熔丝晶体管102为pmos晶体管的情况下，反熔丝晶体管102可被配置成当反熔丝晶体管102处于反相模式时被更改(例如，写入)。
53.举例来说，通过更改或熔断反熔丝晶体管102来对反熔丝400的状态进行编程(在本文中也被称为“修改”或“写入”)的过程可包含在第一节点118与第二节点120之间提供高电压差分和在选择节点122处提供选择电压。选择节点122处的选择电压可致使选择晶体管110闭合，从而将源极或漏极114电耦合到源极或漏极112，并且通过延伸部将第一节点118电耦合到源极或漏极106。在第一节点118与第二节点120之间存在高电压差分的情况下且在选择晶体管110闭合的情况下，在栅极108与源极或漏极106之间可存在高电压差分。高电压差分可适合于引起反熔丝晶体管102的沟道区的电介质的击穿。击穿可致使反熔丝晶体管102允许电流在栅极108与源极或漏极106之间流动。
54.高电压差分可包含在第一节点118处施加高电压和在第二节点120处施加低电压。在一些实施例中，高电压可比低电压高大体上1伏特与大体上10伏特之间。在一些实施例中，高电压可比低电压高大体上2.5伏特与大体上7.5伏特之间。在一些实施例中，高电压可比低电压高大体上4伏特与大体上6伏特之间。在一些实施例中，高电压可比低电压高大体上5伏特。
55.在一些实施例中，反熔丝晶体管102和/或选择晶体管110可为pmos晶体管。相比于反熔丝100，反熔丝400的更改可在源极或漏极106处的高电压和栅极108处的低电压的情况下发生，即，致使反熔丝晶体管102处于反相模式。
56.在一些实施例中，反熔丝晶体管102和/或选择晶体管110可为finfet晶体管(例如，如关于图5所说明和描述)。
57.图5为说明根据本公开的至少一个实施例的实例finfet 500的三维布局图。finfet500包含源极或漏极502与源极或漏极504之间的沟道区508。finfet 500还包含在三个侧面上包围沟道区508的部分的栅极506。在一些实施例中，源极或漏极502、源极或漏极504、栅极506和沟道区508的全部在衬底510上方。
58.图6为说明根据本公开的至少一个实施例的实例反熔丝读取/写入电路600的示意图。反熔丝读取/写入电路600可包含一或多个反熔丝602且可被配置成读取和/或写入反熔
丝602。反熔丝602中的每一个可为图1的反熔丝100、图2的反熔丝200、图3的反熔丝300、图4的反熔丝400、图10的反熔丝1000、图11的反熔丝1100、图12的反熔丝1200、图13的反熔丝1300、图14的反熔丝1400或图15的反熔丝1500中的一个的例子。
59.反熔丝读取/写入电路600包含第一节点606和第二节点608(其中的每一个可为电耦合到多个反熔丝602的总线)。第一节点606可电耦合到反熔丝602中的每一个的对应第一节点(例如，反熔丝100、反熔丝200、反熔丝300或反熔丝400的第一节点118)。第二节点608可电耦合到反熔丝602中的每一个的对应第二节点(例如，反熔丝100、反熔丝200、反熔丝300或反熔丝400的第二节点120)。
60.反熔丝读取/写入电路600包含可被配置成选择性地将选择电压提供到反熔丝602中的每一个的选择电路604。选择电路604可电耦合到反熔丝602中的每一个的对应选择节点(例如，反熔丝100、反熔丝200、反熔丝300或反熔丝400的选择节点122)。
61.反熔丝读取/写入电路600可被配置成个别地选择反熔丝602中的每一个。反熔丝读取/写入电路600可进一步被配置成个别地确定反熔丝602中的每一个的状态(例如，读取)。此外，反熔丝读取/写入电路600可被配置成个别地对反熔丝602中的每一个进行编程(例如，写入)(例如，通过在第二节点608与第一节点606之间提供足以致使反熔丝晶体管的沟道区中的击穿的电压差分)(例如，反熔丝100、反熔丝200、反熔丝300、反熔丝400、反熔丝1000、反熔丝1100、反熔丝1200、反熔丝1300、反熔丝1400或反熔丝1500的反熔丝晶体管102)。
62.图7为说明根据本公开的至少一个实施例的实例方法700的流程图。在一些实施例中，可在反熔丝处执行方法700，所述反熔丝例如图1的反熔丝100、图2的反熔丝200、图3的反熔丝300、图10的反熔丝1000、图11的反熔丝1100、图12的反熔丝1200、图13的反熔丝1300、图14的反熔丝1400、图15的反熔丝1500或另一反熔丝。此外，方法700可由电路或系统，例如，反熔丝读取/写入电路600，或另一装置或系统执行。虽然说明为离散框，但可取决于所要实施方案而将各种框划分成额外框、组合成更少的框或将所述框剔除掉。
63.在框702处，高电压可提供在反熔丝(例如，图1的反熔丝100、图2的反熔丝200、图3的反熔丝300、图10的反熔丝1000、图11的反熔丝1100、图12的反熔丝1200、图13的反熔丝1300、图14的反熔丝1400或图15的反熔丝1500)的选择晶体管(例如，图1、图2、图3、图10、图11、图12、图13、图14或图15的选择晶体管110)的源极或漏极(例如，图1、图2、图3、图10、图11、图12、图13、图14或图15的源极或漏极114)处。
64.在框704处，选择电压可提供在选择晶体管的栅极(例如，图1、图2、图3、图10、图11、图12、图13、图14或图15的栅极116)处。
65.在框706处，低电压可提供在反熔丝的反熔丝晶体管(例如，图1、图2或图3、图10、图11、图12、图13、图14或图15的反熔丝晶体管102)的源极或漏极(图1、图2、图3、图10、图11、图12、图13、图14或图15的源极或漏极104)处。
66.可在不脱离本公开的范围的情况下对方法700作出修改、添加或省略。举例来说，可以不同次序或同时实施方法700的操作。此外，仅提供所概述的操作和动作以作为实例，并且所述操作和动作中的一些可为任选的、组合成更少操作和动作，或扩展成额外操作和动作而不背离所公开实施例的本质。
67.图8为说明根据本公开的至少一个实施例实施的实例存储器系统800的简化框图。
可包含例如半导体装置的存储器系统800包含数个存储器装置802和控制器804。控制器804可操作性地与存储器装置802耦合，以便将命令/地址信号(例如，由命令端子和/或地址端子所接收的命令/地址信号)输送到存储器装置802。
68.存储器系统800的存储器装置802和/或控制器804中的至少一个可包含根据本文中所公开的一或多个实施例的一或多个反熔丝(例如，图1的反熔丝100、图2的反熔丝200、图3的反熔丝300、图4的反熔丝400、图10的反熔丝1000、图11的反熔丝1100、图12的反熔丝1200、图13的反熔丝1300、图14的反熔丝1400或图15的反熔丝1500)，和/或根据本文中所公开的一或多个实施例的一或多个电路(例如，图6的反熔丝读取/写入电路600)。另外或替代地，存储器系统800(或其组件中的一或多个)可被配置成实施本公开中所描述的方法(例如，图7的方法700)中的一或多个。
69.图9为说明根据本公开的至少一个实施例实施的电子系统900的简化框图。电子系统900包含至少一个输入装置902，所述输入装置可包含例如键盘、鼠标或触摸屏。电子系统900进一步包含至少一个输出装置904，例如监视器、触摸屏或扬声器。输入装置902和输出装置904不一定可彼此分离。电子系统900进一步包含存储装置906。输入装置902、输出装置904和存储装置906可耦合到处理器908。电子系统900进一步包含耦合到处理器908的存储器装置910。存储器装置910可包含图8的存储器系统800的至少部分。电子系统900可包含例如计算、处理、工业或消费型产品。举例来说，非限制性地，电子系统900可包含个人计算机或计算机硬件组件、服务器或其它联网硬件组件、数据库引擎、入侵防御系统、手持式装置、平板计算机、电子笔记本、相机、电话、音乐播放器、无线装置、显示器、芯片组、游戏、车辆或其它已知系统。
70.图10为说明根据本公开的至少一个实施例的实例反熔丝1000的三维布局图。反熔丝1000为可用于实施图1的反熔丝100的布局的实例。因此，反熔丝1000的若干元件与反熔丝100中的其对应部分相同或大体上类似。举例来说，反熔丝晶体管1002可为图1的反熔丝晶体管102的实例，源极或漏极1004可为图1的源极或漏极104的实例，栅极1008可为图1的栅极108的实例，选择晶体管1010可为图1的选择晶体管110的实例，源极或漏极1012可为图1的源极或漏极112的实例，源极或漏极1014可为图1的源极或漏极114的实例，栅极1016可为图1的栅极116的实例，并且耦合件1030可为图1的耦合件130的实例。
71.耦合件1030将选择晶体管1010的源极或漏极1012电耦合到反熔丝晶体管1002的栅极1008。耦合件1030可具有任何合适大小，并且可为或可包含互连跳线，例如，在反熔丝1000的一或多个金属或多晶硅层中。
72.反熔丝1000包含扩散中断1032。扩散中断1032可包含在反熔丝晶体管1002的栅极1008与选择晶体管1010的源极或漏极1012之间的多晶硅。扩散中断1032可被配置成防止源极或漏极1012和/或栅极1008处的电荷影响源极或漏极1012中的另一个和/或栅极1008和/或源极或漏极1012与栅极1008之间的沟道区。扩散中断1032可具有任何合适的形状或大小。
73.图11为说明根据本公开的至少一个实施例的实例反熔丝1100的三维布局图。反熔丝1100为可用于实施图1的反熔丝100的布局的另一实例。因此，反熔丝1100的若干元件与反熔丝100中的其对应部分相同或大体上类似。举例来说，反熔丝晶体管1102可为图1的反熔丝晶体管102的实例，源极或漏极1104可为图1的源极或漏极104的实例，源极或漏极1106
可为图1的源极或漏极106的实例，栅极1108可为图1的栅极108的实例，选择晶体管1110可为图1的选择晶体管110的实例，源极或漏极1112可为图1的源极或漏极112的实例，源极或漏极1114可为图1的源极或漏极114的实例，栅极1116可为图1的栅极116的实例，并且耦合件1130可为图1的耦合件130的实例。
74.耦合件1130将选择晶体管1110的源极或漏极1112电耦合到反熔丝晶体管1102的栅极1108。耦合件1130可具有任何合适大小，并且可为或可包含互连跳线，例如，在反熔丝1100的一或多个金属或多晶硅层中。
75.反熔丝1100包含扩散中断1132和扩散中断1134。扩散中断1132和扩散中断1134可包含反熔丝晶体管1102的源极或漏极1106与选择晶体管1110的源极或漏极1112之间的多晶硅。扩散中断1132和扩散中断1134可被配置成防止源极或漏极1112和/或源极或漏极1106处的电荷影响源极或漏极1112中的另一个和/或源极或漏极1106和/或源极或漏极1112与源极或漏极1106之间的沟道区。扩散中断1132和扩散中断1134可具有任何合适的形状或大小。
76.图12为说明根据本公开的至少一个实施例的实例反熔丝1200的三维布局图。反熔丝1200为可用于实施图2的反熔丝200的布局的实例。因此，反熔丝1200的若干元件与反熔丝200中的其对应部分相同或大体上类似。举例来说，反熔丝晶体管1202可为图2的反熔丝晶体管102的实例，源极或漏极1204可为图2的源极或漏极104的实例，栅极1208可为图2的栅极108的实例，选择晶体管1210可为图2的选择晶体管110的实例，源极或漏极1214可为图2的源极或漏极114的实例，栅极1216可为图2的栅极116的实例，并且耦合件1230可为图2的耦合件130的实例。
77.反熔丝晶体管1202包含可电耦合到或可形成有选择晶体管1210的源极或漏极1212的源极或漏极1206。因此，如图12中所说明的源极或漏极1206/1212可为图2的源极或漏极106、图2的源极或漏极112以及图2的耦合件202的全部的实例。
78.耦合件1230将选择晶体管1210的源极或漏极1212电耦合到反熔丝晶体管1202的栅极1208。耦合件1230可具有任何合适大小，并且可为或可包含互连跳线，例如，在反熔丝1200的一或多个金属或多晶硅层中。
79.图13为说明根据本公开的至少一个实施例的实例反熔丝1300的三维布局图。反熔丝1300为可用于实施图3的反熔丝300的布局的实例。因此，反熔丝1300的若干元件与反熔丝300中的其对应部分相同或大体上类似。举例来说，反熔丝晶体管1302可为图3的反熔丝晶体管102的实例，源极或漏极1304可为图3的源极或漏极104的实例，源极或漏极1306可为图3的源极或漏极106的实例，栅极1308可为图3的栅极108的实例，选择晶体管1310可为图3的选择晶体管110的实例，源极或漏极1312可为图3的源极或漏极112的实例，源极或漏极1314可为图3的源极或漏极114的实例，栅极1316可为图3的栅极116的实例，耦合件1330可为图3的耦合件130的实例，并且耦合件1336可为图3的耦合件302的实例。
80.耦合件1330将选择晶体管1310的源极或漏极1312电耦合到反熔丝晶体管1302的栅极1308。耦合件1330可具有任何合适大小，并且可为或可包含互连跳线，例如，在反熔丝1300的一或多个金属或多晶硅层中。
81.耦合件1336将反熔丝晶体管1302的源极或漏极1306电耦合到反熔丝晶体管1302的源极或漏极1304。耦合件1336可具有任何合适大小，并且可为或可包含互连跳线，例如，
在反熔丝1300的一或多个金属或多晶硅层中。
82.反熔丝1300包含扩散中断1332。扩散中断1332可包含反熔丝晶体管1302的源极或漏极1306与选择晶体管1310的源极或漏极1312之间的多晶硅。扩散中断1332可被配置成防止源极或漏极1312和/或源极或漏极1306处的电荷影响源极或漏极1312中的另一个和/或源极或漏极1306和/或源极或漏极1312与源极或漏极1306之间的沟道区。扩散中断1332可具有任何合适的形状或大小。
83.图14为说明根据本公开的至少一个实施例的实例反熔丝1400的三维布局图。反熔丝1400为可用于实施图3的反熔丝300的布局的另一实例。因此，反熔丝1400的若干元件与反熔丝300中的其对应部分相同或大体上类似。举例来说，反熔丝晶体管1402可为图3的反熔丝晶体管102的实例，源极或漏极1404可为图3的源极或漏极104的实例，源极或漏极1406可为图3的源极或漏极106的实例，栅极1408可为图3的栅极108的实例，选择晶体管1410可为图3的选择晶体管110的实例，源极或漏极1412可为图3的源极或漏极112的实例，源极或漏极1414可为图3的源极或漏极114的实例，栅极1416可为图3的栅极116的实例，耦合件1430可为图3的耦合件130的实例，并且耦合件1436可为图3的耦合件302的实例。
84.耦合件1430将选择晶体管1410的源极或漏极1412电耦合到反熔丝晶体管1402的栅极1408。耦合件1430可具有任何合适大小，并且可为或可包含互连跳线，例如，在反熔丝1400的一或多个金属或多晶硅层中。
85.耦合件1436将反熔丝晶体管1402的源极或漏极1406电耦合到反熔丝晶体管1402的源极或漏极1404。耦合件1436可具有任何合适大小，并且可为或可包含互连跳线，例如，在反熔丝1400的一或多个金属或多晶硅层中。
86.反熔丝1400包含扩散中断1432和扩散中断1434。扩散中断1432和扩散中断1434可包含反熔丝晶体管1402的源极或漏极1406与选择晶体管1410的源极或漏极1412之间的多晶硅。扩散中断1432和扩散中断1434可被配置成防止源极或漏极1412和/或源极或漏极1406处的电荷影响源极或漏极1412中的另一个和/或源极或漏极1406和/或源极或漏极1412与源极或漏极1406之间的沟道区。扩散中断1432和扩散中断1434可具有任何合适的形状或大小。
87.图15为说明根据本公开的至少一个实施例的实例反熔丝1500的三维布局图。反熔丝1500为可用于实施图4的反熔丝400的布局的实例。因此，反熔丝1500的若干元件与反熔丝400中的其对应部分相同或大体上类似。举例来说，反熔丝晶体管1502可为图4的反熔丝晶体管102的实例，源极或漏极1504可为图4的源极或漏极104的实例，栅极1508可为图4的栅极108的实例，选择晶体管1510可为图4的选择晶体管110的实例，源极或漏极1514可为图4的源极或漏极114的实例，并且栅极1516可为图4的栅极116的实例。
88.反熔丝晶体管1502包含可电耦合到或可形成有选择晶体管1510的源极或漏极1512的源极或漏极1506。因此，如图15中所说明的源极或漏极1506/1512可为图4的源极或漏极106、图4的源极或漏极112，以及图4的源极或漏极106与源极或漏极112之间的电耦合件的全部的实例。
89.根据惯例，图式中所说明的各种特征可能未按比例绘制。本公开中所呈现的说明不意图为任何特定设备(例如，装置、系统等)或方法的实际视图，而是仅为用于描述本公开的各种实施例的理想化表示。因此，为了清晰起见，可任意扩大或减小各种特征的尺寸。另
外，为了清楚起见，可简化图式中的一些。因此，图式可能未描绘给定设备(例如，装置)的所有组件或特定方法的所有操作。
90.如本文中所使用，术语“装置”或“存储器装置”可包含具有存储器的装置，但不限于仅具有存储器的装置。举例来说，装置或存储器装置可包含存储器、处理器和/或其它组件或功能。举例来说，装置或存储器装置可包含芯片上系统(soc)。
91.如本文中所使用，除非另外指定，否则术语“半导体”应广泛地解释为包含微电子和mems装置，所述装置可或可不采用半导体功能用于操作(例如，磁存储器、光学装置等)。
92.本文中且尤其在所附权利要求书(例如，所附权利要求书的主体)中所使用的术语通常意图为“开放性”术语(例如，术语“包含(including)”应被解译为“包含但不限于”，术语“具有”应被解译为“至少具有”，术语“包含(includes)”应被解译为“包含但不限于”等)。
93.另外，如果意图具体数目的所引入权利要求叙述，则将在所述权利要求中明确叙述此类意图，并且在不存在此类叙述的情况下，不存在此类意图。举例来说，为辅助理解，所附权利要求书可含有使用介绍性短语“至少一个”和“一或多个”来引入权利要求叙述。然而，此类短语的使用不应被解释为暗示通过不定冠词“一(a/an)”引入权利要求叙述将含有此类所引入权利要求叙述的任何特定权利要求限于仅含有一个此类叙述的实施例，即使当同一权利要求包含介绍性短语“一或多个”或“至少一个”和例如“一”的不定冠词时也如此(例如，“一”应被解译为意味着“至少一个”或“一或多个”)；这同样适用于使用定冠词来引入权利要求叙述的情况。如本文中所使用，“和/或”包含相关联所列项中的一或多个的任何和所有组合。
94.另外，即使明确叙述了具体数目的所引入权利要求叙述，仍应理解，此类叙述通常应被解译为至少意味着叙述的数目(例如，没有其它修饰语的“两个叙述”的简单叙述，意味着至少两个叙述，或两个或更多个叙述)。此外，在使用类似于“a、b和c等中的至少一个”或“a、b和c等中的一或多个”的惯例的那些情况下，通常，此类结构意图仅包含a、仅包含b、仅包含c、共同包含a和b、共同包含a和c、共同包含b和c或共同包含a、b和c等。举例来说，术语“和/或”的使用意图以此方式加以解释。
95.此外，应理解，无论在说明书、权利要求书还是图式中，呈现两个或更多个替代术语的任何转折性词语或短语预期包含所述术语中的一个、所述术语中的任一个或这两个术语的可能性。举例来说，短语“a或b”应理解为包含“a”或“b”或“a和b”的可能性。
96.另外，术语“第一”、“第二”、“第三”等的使用在本文中不一定用于意味着元件的具体次序或数目。通常，术语“第一”、“第二”、“第三”等用于作为通用识别符区分不同元件。在不存在术语“第一”、“第二”、“第三”等意味着具体次序的展示的情况下，这些术语不应理解为意味着具体次序。此外，在不存在术语“第一”、“第二”、“第三”等意味着元件的具体数目的展示的情况下，这些术语不应理解为意味着元件的具体数目。
97.如本文所使用，关于给定参数、性质或条件的术语“大体上”在一定程度上意味着并包含所属领域的一般技术人员将理解给定参数、性质或条件在小变化程度下，例如在可接受的制造公差内得到满足。举例来说，取决于大体上得到满足的特定参数、性质或条件，可至少90％满足、至少95％满足或甚至至少99％满足所述参数、性质或条件。
98.各种实施例可包含：
99.实施例1：一种设备，其包括：反熔丝，其可配置为第一节点与第二节点之间的短路
或可配置为所述第一节点与所述第二节点之间的开路，所述反熔丝包括：选择晶体管，所述选择晶体管的源极或漏极电耦合到所述第一节点且所述选择晶体管的栅极被配置成接收选择电压；以及反熔丝晶体管，所述反熔丝晶体管的栅极电耦合到所述选择晶体管的所述源极或漏极中的另一个，所述反熔丝晶体管的源极或漏极电耦合到所述第二节点。
100.实施例2：根据实施例1所述的设备，其中所述反熔丝晶体管包括第一p沟道金属氧化物半导体晶体管。
101.实施例3：根据实施例1和2中任一实施例所述的设备，其中当所述反熔丝晶体管处于累积模式时，所述反熔丝晶体管被配置成从被配置为所述第一节点与所述第二节点之间的开路更改到被配置为所述第一节点与所述第二节点之间的短路。
102.实施例4：根据实施例1到3中任一实施例所述的设备，其中所述反熔丝晶体管被配置成通过在所述第一节点处施加高电压、在所述第二节点处施加低电压以及在所述选择晶体管的所述栅极处施加所述选择电压来从被配置为所述第一节点与所述第二节点之间的开路更改到被配置为所述第一节点与所述第二节点之间的短路。
103.实施例5：根据实施例1到4中任一实施例所述的设备，其中所述高电压比所述低电压高大体上2.5伏特与大体上10伏特之间。
104.实施例6：根据实施例1到5中任一实施例所述的设备，其中所述反熔丝晶体管的所述源极或漏极中的另一个电耦合到所述反熔丝晶体管的所述栅极。
105.实施例7：根据实施例1到6中任一实施例所述的设备，其中所述反熔丝晶体管的所述源极或漏极中的另一个电耦合到所述反熔丝晶体管的所述源极或漏极。
106.实施例8：根据实施例1到7中任一实施例所述的设备，其中所述反熔丝晶体管包括第一鳍片场效应晶体管。
107.实施例9：一种对反熔丝进行编程的方法，其包括：在所述反熔丝的选择晶体管的源极或漏极处提供高电压；在所述选择晶体管的栅极处提供选择电压；以及在所述反熔丝的反熔丝晶体管的源极或漏极处提供低电压。
108.实施例10：根据实施例9所述的方法，其中提供所述高电压和提供所述低电压包括提供比所述低电压高大体上2.5伏特与大体上10伏特之间的所述高电压。
109.实施例11：根据实施例9和10中任一实施例所述的方法，其中所述选择晶体管的所述源极或漏极中的另一个电耦合到所述反熔丝晶体管的栅极。
110.实施例12：根据实施例9到11中任一实施例所述的方法，其进一步包括致使所述反熔丝晶体管的沟道区的电介质击穿。
111.实施例13：根据实施例9到12中任一实施例所述的方法，其中致使所述反熔丝晶体管的所述沟道区的所述电介质击穿包括当所述反熔丝晶体管处于累积模式时致使所述反熔丝晶体管的所述沟道区的所述电介质击穿。
112.实施例14：根据实施例9到13中任一实施例所述的方法，其中所述反熔丝晶体管为鳍片场效应晶体管，并且所述反熔丝晶体管的沟道区在所述反熔丝晶体管的栅极的部分之间突出。
113.实施例15：一种设备，其包括：选择电路；数个反熔丝，其布置在第一节点与第二节点之间，所述数个反熔丝中的每一个可由所述选择电路选择，所述数个反熔丝中的每一个可配置为所述第一节点与所述第二节点之间的短路或可配置为所述第一节点与所述第二
节点之间的开路，所述数个反熔丝中的每一个包括：选择晶体管，所述选择晶体管的源极或漏极电耦合到所述第一节点且所述选择晶体管的栅极电耦合到所述选择电路；以及反熔丝晶体管，所述反熔丝晶体管的栅极电耦合到所述选择晶体管的所述源极或漏极中的另一个，所述反熔丝晶体管的源极或漏极电耦合到所述第二节点。
114.实施例16：根据实施例15所述的设备，其中所述数个反熔丝中的反熔丝被配置成响应于所述第一节点处的高电压、所述第二节点处的低电压以及经由所述选择电路选择的所述反熔丝而从被配置为所述第一节点与所述第二节点之间的开路编程到被配置为所述第一节点与所述第二节点之间的短路。
115.实施例17：根据实施例15和16中任一实施例所述的设备，其中所述高电压比所述低电压高大体上2.5伏特与大体上10伏特之间。
116.实施例18：根据实施例15到17中任一实施例所述的设备，其进一步包括被配置成通过测量所述第一节点与所述第二节点之间的电压或电流以及使用所述选择电路选择反熔丝来确定所述数个反熔丝中的所述反熔丝的状态的电路。
117.实施例19：根据实施例15到18中任一实施例所述的设备，其中所述反熔丝晶体管的所述源极或漏极中的另一个电耦合到所述反熔丝晶体管的所述栅极。
118.实施例20：根据实施例15到19中任一实施例所述的设备，其中所述反熔丝晶体管的所述源极或漏极中的另一个电耦合到所述反熔丝晶体管的所述源极或漏极。
119.实施例21：一种设备，其包括：反熔丝，其可配置为第一节点与第二节点之间的短路或所述第一节点与所述第二节点之间的开路，并且被配置成通过在所述第一节点处施加高电压和在所述第二节点处施加低电压来从作为所述第一节点与所述第二节点之间的开路更改到作为所述第一节点与所述第二节点之间的短路，所述反熔丝包括：选择晶体管，所述选择晶体管的源极或漏极电耦合到所述第一节点且所述选择晶体管的栅极被配置成接收选择电压；以及反熔丝晶体管，所述反熔丝晶体管的栅极电耦合到所述第二节点，所述反熔丝晶体管的源极或漏极电耦合到所述选择晶体管的所述源极或漏极中的另一个。
120.实施例22：根据实施例21所述的设备，其中所述反熔丝晶体管包括第一p沟道金属氧化物半导体晶体管。
121.实施例23：根据实施例21和22中任一实施例所述的设备，其中当所述反熔丝晶体管处于反相模式时，所述反熔丝晶体管被配置成从被配置为所述第一节点与所述第二节点之间的开路更改到被配置为所述第一节点与所述第二节点之间的短路。
122.实施例24：根据实施例21到23中任一实施例所述的设备，其中所述高电压比所述低电压高大体上2.5伏特与大体上10伏特之间。
123.实施例25：根据实施例21到24中任一实施例所述的设备，其中所述反熔丝晶体管包括第一鳍片场效应晶体管。
124.实施例26：一种对反熔丝进行编程的方法，其包括：在所述反熔丝的选择晶体管的源极或漏极处提供高电压；在所述选择晶体管的栅极处提供选择电压；以及在所述反熔丝的反熔丝晶体管的栅极处提供低电压。
125.实施例27：根据实施例26所述方法，其中所述选择晶体管的所述源极或漏极中的另一个电耦合到所述反熔丝晶体管的源极或漏极。
126.实施例28：根据实施例26和27中任一实施例所述的方法，其进一步包括致使所述
反熔丝晶体管的沟道区的电介质击穿。
127.实施例29：根据实施例26到28中任一实施例所述的方法，其中提供所述高电压和提供所述低电压包括提供比所述低电压高大体上2.5伏特与大体上10伏特之间的所述高电压。
128.实施例30：根据实施例26到29中任一实施例所述的方法，其中所述反熔丝晶体管为鳍片场效应晶体管，并且所述反熔丝晶体管的沟道区在所述反熔丝晶体管的栅极的部分之间突出。
129.实施例31：根据实施例26到30中任一实施例所述的方法，其中所述反熔丝晶体管包括第一p沟道金属氧化物半导体晶体管。
130.上文所描述的和附图中所说明的本公开的实施例并不限制本公开的范围，所述范围涵盖于所附权利要求书和其合法等效物的范围内。任何等效实施例都在本公开的范围内。实际上，除本文中所展示和描述的例如所描述元件的替代适用组合的内容以外，对于所属领域的技术人员来说，本公开的各种修改将根据描述变得显而易见。此些修改和实施例也落入所附权利要求书和等效物的范围内。